[发明专利]一种鳍式场效应半导体的形成方法

说明书

一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；所述第二鳍部包括牺牲层，以及覆盖所述牺牲层的半导体层；首先，采用蒸汽原位生成以及去耦等离子氮处理工艺形成第一伪栅氧化层；然后，在第二鳍部表面形成第二伪栅氧化层。本发明的半导体结构形成方法，避免采用蒸汽原位生成(ISSG)以及去耦等离子氮处理(DPN)工艺对包含牺牲层的鳍部氧化处理时，牺牲层中的物质向半导体层渗透迁移使得其性能变差。

技术领域

本发明涉及半导体领域，尤其涉及一种鳍式场效应半导体的形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。为了不断提高电流的驱动能力且抑制短沟道效应，传统鳍式场效应管已经难以满足工艺节点不断减小的需求，因此环栅((GAA，Gate-Al l-Around)场效应管的概念被提出，环栅场效应管的应用，能够获得更大的集成度，且有效的改善短沟道效应问题。

其中，FinFET器件通常包括核心器件(Core)和输入输出器件(IO)，在器件制备过程中核心器件和输入输出器件需要形成不同的结构，核心器件采用环栅，在其制备过程中，为了保证输入输出器件(IO)的性能，通常采用蒸汽原位生成(ISSG)以及去耦等离子氮处理(DPN)工艺同时对输入输出器件和核心器件的鳍部进行处理形成伪栅氧化层，这种高温热氧处理容易导致核心器件鳍部中牺牲层中的物质向半导体层渗透迁移，从而影响鳍式场效应管的性能。

发明内容

本发明的目为：形成包含环栅器件的FINFET，当采用蒸汽原位生成(ISSG)以及去耦等离子氮处理(DPN)工艺对鳍部进行处理形成伪栅氧化层时，由于高温热氧处理容易导致用于形成环栅器件的鳍部牺牲层中的物质渗透迁移，而影响其性能的问题，提供如下的技术方案：

一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；所述第二鳍部包括牺牲层，以及覆盖所述牺牲层的半导体层；采用蒸汽原位生成以及去耦等离子氮处理工艺在第一鳍部表面形成第一伪栅氧化层；在第二鳍部表面形成第二伪栅氧化层。

优选的，在第二鳍部表面形成第二伪栅氧化层的工艺为原子层沉积工艺。

优先的，所述衬底上形成有覆盖所述鳍部的氧化介质层，首先，去除第一区域的部分氧化介质层露出部分第一鳍部，采用蒸汽原位生成以及去耦等离子氮处理工艺在第一鳍部表面形成第一伪栅氧化层；然后，去除第二区域的部分氧化介质层露出部分第二鳍部，在第二鳍部表面形成第二伪栅氧化层。

优选的，所述牺牲层的材料为锗硅。

优选的，所述牺牲层中，锗的质量百分占比为30％～85％。

优选的，所述半导体层的材料为硅。

优选的，所述第一鳍部的材料为硅。