[发明专利]应用于光纤传感的Simplex编码产生装置及方法

权利要求书

1.一种应用于光纤传感的Simplex编码产生装置，其特征在于：包括有单片机最小系统、按键输入模块、LCD显示模块、时钟输入模块和FPGA模块，所述的FPGA模块包括有锁相环模块、分频模块、地址发生器模块、数据缓冲单元模块、双口RAM模块和并转串移位寄存器输出模块，所述的单片机最小系统通过按键输入模块和LCD显示模块得到Simplex编码长度和单个二进制码的时间宽度的设定值，时钟输入模块输出的低频时钟通过锁相环模块倍频后成为高频时钟，高频时钟再经过分频模块分频后得到周期等于单个二进制码时间宽度的分频时钟，分频模块的分频系数由单片机最小系统给定，分频时钟作为并转串移位寄存器输出模块的输入时钟来控制数据移位，单片机最小系统通过数据缓冲单元模块将获得的Simplex编码矩阵所有元素存储到双口RAM模块中，地址发生器模块在单片机最小系统和同步信号的共同控制下，将双口RAM模块中存储的Simplex编码矩阵数据一行一行输出到并转串移位寄存器输出模块，在分频时钟的控制下，并转串移位寄存器输出模块输出Simplex编码数据。

2.根据权利要求1所述的应用于光纤传感的Simplex编码产生装置，其特征在于：所述的单片机最小系统由STM32单片机、复位电路和时钟晶振电路组成，STM32单片机完成Simplex编码矩阵的计算和存储；复位电路为STM32单片机提供有效的上电复位信号，保证单片机上电时能正常启动；时钟晶振电路为单片机提供工作时钟。

3.根据权利要求2所述的应用于光纤传感的Simplex编码产生装置，其特征在于：所述的锁相环模块的输入引脚CLKIN连接时钟输入模块的输出引脚CLK，引脚CLKIN时钟为低频时钟，锁相环模块的输出引脚CLKOUT连接分频模块的时钟输入引脚CLKIN，引脚CLKOUT时钟为高频时钟；

所述的分频模块的分频系数由其引脚D7～D0的数据决定，单片机最小系统的GPIO引脚PB15～PB8与分频模块的引脚D7～D0相连，分频模块的输出引脚CLKOUT控制并转串移位寄存器输出模块的输入时钟CLK，引脚CLKOUT时钟为分频时钟；

所述的地址发生器模块的地址输出引脚A6～A0产生地址0～127，控制双口RAM模块的A6R～A0R引脚，用来选择双口RAM模块的0～127不同地址单元，地址发生器模块的CE输出引脚控制双口RAM模块的CER，用来选中双口RAM模块进行操作，地址发生器模块的RD输出引脚控制双口RAM模块的RDR，用来对双口RAM模块进行读操作；地址发生器模块的输入引脚分别为CLR、EN和CLK，CLR引脚连接单片机最小系统的GPIO引脚PC10，用于复位地址输出引脚A6～A0，EN引脚连接单片机最小系统的GPIO引脚PC9，用于使能地址发生器模块工作，当一组Simplex编码输出后，EN引脚无效，地址发生器模块不工作，引脚CE和RD输出无效电平；CLK引脚连接同步信号，同步信号的频率与脉冲激光器的重复频率相同，当下一个同步信号到来时，地址输出引脚A6～A0的值加1，即对双口RAM模块进行下一个地址单元的读取操作；

所述的数据缓冲单元模块的输出组合Q127～Q0构成128位数据宽度，与双口RAM模块的数据输入引脚D127L～D0L相连，数据缓冲单元模块中每个模块的数据输入引脚D15～D0均与单片机最小系统的GPIO引脚PD15～PD0相连，每个模块的CLK引脚单独控制，分别连接单片机最小系统的GPIO引脚PB0～PB7；

对双口RAM模块的写操作由单片机最小系统和数据缓冲单元模块共同控制实现，对双口RAM模块的读操作由地址发生器模块控制；

所述的并转串移位寄存器输出模块输入的并行数据引脚D127～D0与双口RAM模块的输出的128位数据引脚D127R～D0R相连，Simplex编码输出从并转串移位寄存器输出模块的Q0引脚输出，单片机最小系统的GPIO引脚PC11在下一组Simplex编码输出之前控制Q0复位。

4.一种应用于光纤传感的Simplex编码产生方法，其特征在于：包括如下步骤：

（1）获取Simplex编码矩阵：首先按键输入模块结合LCD显示模块3，设定编码长度2ⁿ-1和单个二进制码的时间宽度，单片机最小系统根据编码长度计算得到阶数为2ⁿ的标准哈达玛矩阵，其中n≤7，将矩阵中所有-1元素替换为0，再去掉矩阵第一行和第一列，得到一个2ⁿ-1阶的新矩阵，通过补零将新矩阵再变换成阶数固定为2⁷的Simplex编码矩阵，具体变换过程为：Simplex编码矩阵第一行的前2ⁿ-1个元素由新矩阵的第一行元素提供，Simplex编码矩阵第一行的剩余元素用0补；Simplex编码矩阵第二行前2ⁿ-1个元素由新矩阵的第二行元素提供，Simplex编码矩阵第二行的剩余元素用0补；以此类推，直到完成Simplex编码矩阵的第2ⁿ-1行；Simplex编码矩阵剩下的[2⁷-(2ⁿ-1)]行的所有元素均用0补；

（2）存储Simplex编码矩阵：单片机最小系统先将Simplex编码矩阵第一行元素写入数据缓冲单元模块中，然后通过GPIO引脚输出使双口RAM模块的数据写地址为0，控制双口RAM模块的写信号和片选信号有效，从而完成Simplex编码矩阵的第一行元素存储到双口RAM模块的第一个地址单元中，同样，单片机最小系统再将Simplex编码矩阵第二行元素写入数据缓冲单元模块中，然后通过GPIO引脚输出使双口RAM模块的数据写地址为1，控制双口RAM模块的写信号和片选信号有效，从而完成Simplex编码矩阵的第二行元素存储到双口RAM模块的第二个地址单元中，以此类推单片机最小系统完成编码矩阵所有行元素的存储；

（3）输出Simplex编码：单片机最小系统先根据设定的单个二进制码的时间宽度确定分频模块的分频系数，分频模块的时钟输入由时钟输入模块的输出通过锁相环模块倍频后控制，分频模块的输出时钟周期为设定的单个二进制码的时间宽度，当第一个同步信号到来时，地址发生器模块产生地址0，单片机最小系统控制地址发生器模块将双口RAM模块中第一个地址单元存储的Simplex编码矩阵的第一行元素输出到并转串移位寄存器输出模块，在分频模块的输出时钟的作用下，Simplex编码矩阵的第一行元素按位依次输出，当第二个同步信号到来时，地址发生器模块产生地址1，单片机最小系统控制地址发生器模块将双口RAM模块中第二个地址单元存储的Simplex编码矩阵的第二行元素输出到并转串移位寄存器输出模块，在分频模块的输出时钟的作用下，Simplex编码矩阵的第二行元素按位依次输出，依次类推直到输出第2ⁿ-1行Simplex编码数据，单片机最小系统最后控制地址发生器模块停止工作直到另一组Simplex编码输出。