[发明专利]编码方法及装置

权利要求书

1.一种编码方法，其特征在于，包括：

发送端对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；

对所述第一比特序列进行极化编码；

所述发送端对A个待编码信息比特根据循环冗余校验CRC多项式进行CRC编码，得到第一比特序列，包括：

所述发送端将所述A个待编码信息比特和L个预设比特，依次输入至移位寄存器中，所述移位寄存器的反馈抽头由所述CRC多项式确定；

所述发送端根据所述移位寄存器的状态，确定所述L个CRC比特，所述移位寄存器的状态由输入至所述移位寄存器的各比特的取值，以及所述反馈抽头确定；

所述发送端根据所述A个信息比特和所述L个CRC比特，得到所述第一比特序列；

所述发送端为基站或终端。

2.根据权利要求1所述的方法，其特征在于，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。

3.根据权利要求1或2所述的方法，其特征在于，所述发送端发送所述极化编码后的第一比特序列。

4.一种编码装置，其特征在于，包括：

第一编码模块，用于对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；

第二编码模块，用于对所述第一比特序列进行极化编码；

所述第一编码模块具体用于：

将所述A个待编码信息比特和L个预设比特，依次输入至移位寄存器中，所述移位寄存器的反馈抽头由所述CRC多项式确定；

根据所述移位寄存器的状态，确定所述L个CRC比特，所述移位寄存器的状态由输入至所述移位寄存器的各比特的取值，以及所述反馈抽头确定；

根据所述A个信息比特和所述L个CRC比特，得到所述第一比特序列；

所述装置为基站或终端。

5.根据权利要求4所述的装置，其特征在于，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。

6.根据权利要求4或5所述的装置，其特征在于，所述装置还包括发送模块，用于发送所述极化编码后的第一比特序列。

7.一种编码装置，其特征在于，包括处理器，所述处理器用于：

对A个待编码信息比特根据循环冗余校验(CRC)多项式进行CRC编码，得到第一比特序列，所述第一比特序列包括L个CRC比特和A个信息比特，L、A为正整数，其中L＝3，所述CRC多项式为D^3+D^2+1；

对所述第一比特序列进行极化编码；

所述处理器具体用于：

将所述A个待编码信息比特和L个预设比特，依次输入至移位寄存器中，所述移位寄存器的反馈抽头由所述CRC多项式确定；

根据所述移位寄存器的状态，确定所述L个CRC比特，所述移位寄存器的状态由输入至所述移位寄存器的各比特的取值，以及所述反馈抽头确定；

根据所述A个信息比特和所述L个CRC比特，得到所述第一比特序列；

所述装置为基站或终端。

8.根据权利要求7所述的装置，其特征在于，所述编码装置还包括存储器，所述存储器用于存储程序指令。

9.根据权利要求7或8所述的装置，其特征在于，所述第一比特序列中的L个CRC比特位于所述A个待编码信息比特之后。

10.一种编码装置，其特征在于，包括：

输入接口，用于获取待编码的比特序列；

逻辑电路，用于基于获取的待编码的比特序列执行所述权利要求1～3任一项所述的方法，得到编码后的比特；

输出接口，用于输出编码后的比特。