[发明专利]实时时钟的频率偏移校正精确度

说明书

本申请案涉及实时时钟的频率偏移校正精确度。在所描述实例中，一种设备(图4，400)包含：计数器(401)，其经配置以接收参考时钟信号且具有下一状态输入及当前状态输出；多路复用器(405)，其耦合到所述计数器的所述下一状态输入、经配置以响应于计数校正选择控制信号而输出经递增下一状态值及经校正下一状态计数值中的一者；秒数参考电路(431)，其耦合到所述计数器的所述当前状态输出、经配置以输出秒数参考信号；递增器(403)，其耦合到所述计数器的所述当前状态输出、经配置以输出所述经递增下一状态值；及校准补偿电路(417)，其耦合到增大/减小补偿输入信号及所述计数器的所述当前状态输出、经配置以输出所述经校正下一状态计数值及所述计数校正选择控制信号。

技术领域

本申请案一般来说涉及数字电路，且更明确地说涉及具有频率偏移校正的实时时钟电路。

背景技术

实时时钟(RTC)广泛地用于其中日期及当日时间或者时间及日历数据的其它使用对于电子装备的有效使用重要的所述电子装备中。实例包含个人计算机及智能电话，其中年、月、日及当日时间数据对于这些装置的功能性是重要的。另外，其它类型的电子装置利用RTC用于时间及潜在地日历数据，例如汽车显示器、可编程家用温控器及工业装备。这些系统中的许多系统需要RTC在全系统(例如个人计算机或汽车电子器件)被断电或者处于休眠或待机模式时仍持续操作(通常利用电池)。

发明内容

在所描述实例中，一种设备包含：计数器，其经配置以接收参考时钟信号且具有下一状态输入及当前状态输出；多路复用器，其耦合到所述计数器的所述下一状态输入、经配置以响应于计数校正选择控制信号而输出经递增下一状态值及经校正下一状态计数值中的一者；及秒数参考电路，其耦合到所述计数器的所述当前状态输出、经配置以输出秒数参考信号。所述设备进一步包含：递增器，其耦合到所述计数器的所述当前状态输出、经配置以输出所述经递增下一状态值；及校准补偿电路，其耦合到增大/减小补偿输入信号及所述计数器的所述当前状态输出、经配置以输出所述经校正下一状态计数值及所述计数校正选择控制信号。

附图说明

图1是图解说明常规RTC的一部分的框图。

图2是图解说明针对时钟脉冲的添加的图1中所图解说明的所选择信号的状态的时序图。

图3是图解说明针对时钟脉冲被阻挡的图1中所图解说明的所选择信号的状态的时序图。

图4是图解说明RTC的预定标器及补偿电路的实例性实施例的框图。

图5以时序图图解说明针对“增大”补偿的图4中所图解说明的所选择信号的状态。

图6以时序图图解说明针对“减小”补偿的图4中所图解说明的所选择信号的状态。

图7是图解说明包含图4中所图解说明的实例性预定标器及补偿电路的实例性RTC电路的框图。

图8是并入有图7中所图解说明的RTC实施例的微控制器集成电路的框图。

图9以流程图图解说明方法实施例。

具体实施方式

不同图中的对应数字及符号通常是指对应部件，除非另有指示。所述各图未必按比例绘制。

术语“耦合”可包含以介入元件进行的连接，且额外元件及各种连接可存在于“耦合”的任何元件之间。

本文中图解说明时序图的各图经绘制使得个别图内的所有信号迹线的时间标度大致相同。个别时序图内的迹线的时间标度大致垂直对准，使得图中所图解说明的所有信号的大致同时发生的状态垂直对准。本文中的时序图表示数字逻辑信号且经绘制具有状态之间的理想转变且不具有电路延迟。仅有的例外是，对于总线信号，总线状态之间图解说明为短转变时间(未按比例绘制)。除非另有指示，否则本文中对振荡器及时钟频率以及时间周期的所有提及均为近似值。