[发明专利]半导体存储设备及其制造方法及包括存储设备的电子设备

说明书

公开了一种半导体存储设备及其制造方法及包括该存储设备的电子设备。根据实施例，半导体存储设备可以包括：衬底；设置在衬底上的存储单元阵列，所述存储单元阵列中的存储单元按行和列排列，各存储单元包括竖直延伸的柱状有源区，柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区，其中沟道区包括单晶半导体材料，各存储单元还包括绕沟道区外周形成的栅堆叠；在衬底上形成的多条位线，各条位线分别位于相应存储单元列的下方，且与相应列中各存储单元下端的源/漏区电连接；以及在衬底上形成的多条字线，各条字线分别与相应存储单元行中各存储单元的栅堆叠电连接。

技术领域

本公开涉及半导体领域，具体地，涉及基于竖直型器件的半导体存储设备及其制造方法以及包括这种半导体存储设备的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。纳米线(nanowire)竖直型环绕栅场效应晶体管(V-GAAFET，Vertical Gate-all-around Field Effect Transistor)是未来高性能器件的候选之一。

但是，对于竖直型器件，难以控制栅长，特别是对于单晶的沟道材料。另一方面，如果采用多晶的沟道材料，则相对于单晶材料，沟道电阻大大增加，从而难以堆叠多个竖直型器件，因为这会导致过高的电阻。

另外，难以在单晶沟道层的竖直型晶体管下方建立埋入位线。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进特性的半导体存储设备及其制造方法以及包括这种半导体存储设备的电子设备。

根据本公开的一个方面，提供了一种半导体存储设备，包括：衬底；设置在衬底上的存储单元阵列，所述存储单元阵列中的存储单元按行和列排列，各存储单元包括竖直延伸的柱状有源区，柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区，其中沟道区包括单晶半导体材料，各存储单元还包括绕沟道区外周形成的栅堆叠；在衬底上形成的多条位线，各条位线分别位于相应存储单元列的下方，且与相应列中各存储单元下端的源/漏区电连接；以及在衬底上形成的多条字线，各条字线分别与相应存储单元行中各存储单元的栅堆叠电连接。

根据本公开的另一方面，提供了一种制造半导体存储设备的方法，包括：在衬底上设置牺牲层、第一源/漏层、沟道层和第二源/漏层的叠层；在第一源/漏层、沟道层和第二源/漏层中限定按行和列排列的多个柱状有源区；去除牺牲层，并在由于牺牲层的去除而留下的空间中形成在相应有源区列下方延伸的多条位线；绕沟道层的外周形成栅堆叠；以及在各有源区行之间形成多条字线，各条字线分别与相应行中各存储单元的栅堆叠电连接。

根据本公开的另一方面，提供了一种电子设备，包括由上述半导体存储设备。

根据本公开实施例的半导体存储设备基于竖直型器件如V-GAAFET。有源区特别是其中的沟道区可以包括单晶半导体材料，可以具有高载流子迁移率和低泄漏电流，从而改善了器件性能。另外，可以在有源区下方形成埋入位线。这种埋入位线构造有利于竖直型器件的集成，并可以节省面积。

根据本公开的实施例，埋入位线以及字线中至少之一可以按自对准的方式形成。这可以利于制造，并有助于节省面积。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至23(c)示出了根据本公开实施例的制造半导体存储设备的流程的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式