[发明专利]防止时钟信号丢失的GOA电路

权利要求书

1.一种防止时钟信号丢失的GOA电路，其特征在于，包括：多个级联的GOA单元，其中第N级GOA单元对第N级水平扫描线的充电进行控制，该第N级GOA单元包括上拉控制单元，上拉级传单元，下拉单元，下拉维持单元；所述上拉级传单元，下拉单元，下拉维持单元分别与该第N级GOA单元的第一节点(Q(N))和栅极信号输出端(G(N))连接，该下拉维持单元的交替作用的两个下拉维持模块分别连接第一低频时钟信号(LC1)、第二低频时钟信号(LC2)，所述上拉控制单元与该第N级GOA单元的第一节点(Q(N))连接；

从某一级开始的各级GOA单元还包括用于防止时钟信号丢失的附加电路，该附加电路连接起始信号(STV)和该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)；时钟信号丢失后，当下一帧开启时，通过高电位的该起始信号(STV)和相位相反的该第一低频时钟信号(LC1)、第二低频时钟信号(LC2)能够控制该附加电路拉低该第N级GOA单元的第一节点(Q(N))的电位。

2.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，所述下拉维持单元包括：

第一薄膜晶体管(T32)，其栅极连接该第N级GOA单元的第二节点(P(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；

第二薄膜晶体管(T33)，其栅极连接该第N级GOA单元的第三节点(K(N))，源极和漏极分别连接该栅极信号输出端(G(N))和恒压低电平信号(VSS)；

第三薄膜晶体管(T42)，其栅极连接该第二节点(P(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；

第四薄膜晶体管(T43)，其栅极连接该第三节点(K(N))，源极和漏极分别连接该第一节点(Q(N))和恒压低电平信号(VSS)；

第五薄膜晶体管(T51)，其栅极连接该第一低频时钟信号(LC1)，源极和漏极分别连接该第一低频时钟信号(LC1)和第六薄膜晶体管(T53)的栅极；

第六薄膜晶体管(T53)，其源极和漏极分别连接该第一低频时钟信号(LC1)和该第二节点(P(N))；

第七薄膜晶体管(T52)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第六薄膜晶体管(T53)的栅极；

第八薄膜晶体管(T54)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第二节点(P(N))；

第九薄膜晶体管(T61)，其栅极连接该第二低频时钟信号(LC2)，源极和漏极分别连接该第二低频时钟信号(LC2)和第十薄膜晶体管(T63)的栅极；

第十薄膜晶体管(T63)，其源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))；

第十一薄膜晶体管(T62)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和第十薄膜晶体管(T63)的栅极；

第十二薄膜晶体管(T64)，其栅极连接该第一节点(Q(N))，源极和漏极分别连接该恒压低电平信号(VSS)和该第三节点(K(N))。

3.如权利要求1所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：

第十三薄膜晶体管(T1)，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一节点(Q(N))和第十四薄膜晶体管(T2)的栅极；

第十四薄膜晶体管(T2)，其源极和漏极分别连接其栅极和该第一低频时钟信号(LC1)；

第十五薄膜晶体管(T3)，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一节点(Q(N))和第十六薄膜晶体管(T4)的栅极；

第十六薄膜晶体管(T4)，其源极和漏极分别连接其栅极和该第二低频时钟信号(LC2)。

4.如权利要求2所述的防止时钟信号丢失的GOA电路，其特征在于，该附加电路包括：

第十七薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第一低频时钟信号(LC1)和该第二节点(P(N))；

第十八薄膜晶体管，其栅极连接该起始信号(STV)，源极和漏极分别连接该第二低频时钟信号(LC2)和该第三节点(K(N))。