[发明专利]一种三维堆叠的气密封装方法有效
| 申请号： | 201710784937.6 | 申请日： | 2017-09-04 |
| 公开（公告）号： | CN107369627B | 公开（公告）日： | 2019-07-30 |
| 发明（设计）人： | 王春富;李彦睿;潘玉华;秦跃利;王辉 | 申请（专利权）人： | 中国电子科技集团公司第二十九研究所 |
| 主分类号： | H01L21/52 | 分类号： | H01L21/52;H01L23/10 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 郭彩红 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 三维 堆叠 气密 封装 方法 | ||
1.一种薄膜陶瓷电路三维堆叠结构，其特征在于：在相邻两层薄膜陶瓷基板之间，通过植球焊接或预制焊盘焊接，从而实现三层以上薄膜陶瓷电路基板的堆叠；采用实心金属通孔实现任意层导电连接；包括芯片和/或无源元器件的局部电磁自屏蔽结构；所述局部电磁自屏蔽结构包括芯片和/或无源元器件所在层的上下两层金属层和侧面实心金属通孔。
2.根据权利要求1所述的薄膜陶瓷电路三维堆叠结构，其特征在于：包括支撑层，所述支撑层和支撑层上下层之间形成一个盲腔结构，实现对芯片和/或无源元器件的内埋。
3.根据权利要求1所述的薄膜陶瓷电路三维堆叠结构，其特征在于：根据每一层薄膜陶瓷电路的电路特性，设置各层薄膜陶瓷电路基板的基材。
4.根据权利要求1所述的薄膜陶瓷电路三维堆叠结构，其特征在于：还包括堆叠结构封装结构。
5.根据权利要求4所述的薄膜陶瓷电路三维堆叠结构，其特征在于：所述封装结构采用气密转接板实现气密封装。
6.根据权利要求5所述的薄膜陶瓷电路三维堆叠结构，其特征在于：所述气密转接板采用实心气密孔实现气密封装。
7.根据权利要求4所述的薄膜陶瓷电路三维堆叠结构，其特征在于：所述封装结构采用植球焊接实现对外互联，形成标准化端口。
8.根据权利要求4到7之一所述的薄膜陶瓷电路三维堆叠结构，其特征在于：所述封装结构采用金属屏蔽腔实现对内部薄膜陶瓷电路三维堆叠结构的电磁屏蔽。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十九研究所，未经中国电子科技集团公司第二十九研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710784937.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：除螨吸尘器
- 下一篇：一种未封装功率器件芯片的可靠性测试方法和系统
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
