[发明专利]一种双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件与制备方法有效
| 申请号： | 201710781888.0 | 申请日： | 2017-09-02 |
| 公开（公告）号： | CN107658340B | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 张安平;田凯;祁金伟;杨明超;陈家玉;王旭辉;曾翔君;李留成 | 申请（专利权）人： | 西安交通大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L21/04;H01L29/06;H01L21/336 |
| 代理公司： | 西安智大知识产权代理事务所 61215 | 代理人： | 段俊涛 |
| 地址： | 710048*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 沟槽 通电 电荷 碳化硅 mosfet 器件 制备 方法 | ||
1.一种双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，包括：
第一导电类型多晶硅栅极(5)；
包裹第一导电类型多晶硅栅极(5)的槽栅介质(7)；
设置在槽栅介质(7)两侧的对称结构的源极(1)；
设置在源极(1)底部的第一导电类型源接触区(2)、第二导电类型基区(3)和重掺杂第二导电类型沟槽区(4)；
自上而下依次设置在槽栅介质(7)下方的第二导电类型栅氧保护区(8)、第一导电类型漂移区(10)、第一导电类型衬底(11)以及漏极(12)；
其特征在于，
所述第一导电类型多晶硅栅极(5)下方设置有第二导电类型多晶硅栅极(6)，所述槽栅介质(7)包裹第二导电类型多晶硅栅极(6)；
所述第二导电类型栅氧保护区(8)与第一导电类型漂移区(10)之间设置有第一导电类型包裹区(9)。
2.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述第一导电类型源接触区(2)与源极(1)的下部、第二导电类型基区(3)的上部以及重掺杂第二导电类型沟槽区(4)的侧面接触，所述重掺杂第二导电类型沟槽区(4)与源极(1)的下部、第一导电类型源接触区(2)的侧面以及第二导电类型基区(3)的侧面接触，重掺杂第二导电类型沟槽区(4)的厚度大于第一导电类型源接触区(2)和第二导电类型基区(3)的厚度之和。
3.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述第二导电类型栅氧保护区(8)与第一导电类型包裹区(9)部分交叉，其中，所述第一导电类型包裹区(9)设置于第一导电类型漂移区(10)之中，将第二导电类型栅氧保护区(8)包裹。
4.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述第一导电类型包裹区(9)掺杂浓度高于第一导电类型漂移区(10)浓度，第一导电类型包裹区(9)深度较第二导电类型栅氧保护区(8)深0μm-0.5μm，第一导电类型包裹区(9)宽度较第二导电类型栅氧保护区(8)宽0.1μm-0.5μm。
5.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述第一导电类型多晶硅栅极(5)经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×1015cm-3-1×1017cm-3；所述第二导电类型多晶硅栅极(6)经淀积形成，至于第一导电类型多晶硅栅极(5)下方，厚度为0.1μm-0.5μm，掺杂浓度为1×1019cm-3-3×1019cm-3。
6.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述重掺杂第二导电类型沟槽区(4)厚度为0.7μm-2.5μm，掺杂浓度为1×1019cm-3-1×1020cm-3。
7.根据权利要求1所述双沟槽的低导通电阻、小栅电荷的碳化硅MOSFET器件，其特征在于，所述槽栅介质(7)为SiO2，经热氧化工艺形成，第一导电类型多晶硅栅极(5)和第二导电类型多晶硅栅极(6)通过淀积充满整个沟槽结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710781888.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
