[发明专利]一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件与制备方法

权利要求书

1.一种低导通电阻、小栅电荷的碳化硅超结MOSFET器件，包括：

第一导电类型多晶硅栅极（5）；

包裹第一导电类型多晶硅栅极（5）的槽栅介质（7）；

设置在槽栅介质（7）两侧的对称结构的源极（1）；

设置在源极（1）底部的第一导电类型源接触区（2）、第二导电类型基区（3）和重掺杂第二导电类型基区（4）；

自上而下依次设置在槽栅介质（7）下方的第二导电类型栅氧保护区（8）、第一导电类型漂移区（10）、第一导电类型衬底（12）以及漏极（13）；

其特征在于，

所述第一导电类型多晶硅栅极（5）下方设置有第二导电类型多晶硅栅极（6）；所述槽栅介质（7）包裹第二导电类型多晶硅栅极（6）的底部和侧面；

所述第二导电类型栅氧保护区（8）与第一导电类型漂移区（10）之间设置有第一导电类型包裹区（9），第一导电类型包裹区（9）包裹槽栅介质（7）和第二导电类型栅氧保护区（8），并与第二导电类型基区（3）的底面连接，第一导电类型包裹区（9）的掺杂浓度高于第一导电类型漂移区（10）的掺杂浓度，第一导电类型包裹区域（9）深度较第二导电类型栅氧保护区（8）深0μm -0.5μm，第一导电类型包裹区（9）宽度较第二导电类型栅氧保护区（8）宽0.1μm ~0.5μm；

所述第一导电类型漂移区（10）设置有第二导电类型柱状区（11），所述第二导电类型柱状区（11）与第一导电类型漂移区（10）共底面，厚度低于第一导电类型漂移区（10）。

2.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第一导电类型源接触区（2）与源极（1）的下部、第二导电类型基区（3）的上部以及重掺杂第二导电类型基区（4）的侧面接触，所述重掺杂第二导电类型基区（4）与源极（1）的下部、第一导电类型源接触区（2）的侧面以及第二导电类型基区（3）的侧面接触；重掺杂第二导电类型基区（4）的厚度等于第一导电类型源接触区（2）和第二导电类型基区（3）的厚度之和。

3.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第二导电类型柱状区（11）呈空心柱状，与第一导电类型漂移区（10）同轴设置。

4.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述第一导电类型多晶硅栅极（5）经淀积形成，厚度为0.3μm-1.2μm，掺杂浓度为1×10¹⁵cm^-3-1×10¹⁷cm^-3；所述第二导电类型多晶硅栅极（6）经淀积形成，置于第一导电类型多晶硅栅极（5）下方，厚度为0.1μm-0.5μm，掺杂浓度为1×10¹⁹ cm^-3-3×10¹⁹cm^-3。

5.根据权利要求1所述低导通电阻、小栅电荷的碳化硅超结MOSFET器件，其特征在于，所述槽栅介质（7）为SiO₂，经热氧化工艺形成，第一导电类型多晶硅栅极（5）和第二导电类型多晶硅栅极（6）通过淀积充满整个沟槽结构。