[发明专利]封装结构及其制作方法

说明书

本发明提供一种封装结构，其包括一重布线层、一焊接层以及一电子元件。重布线层具有第一布线区与邻设的第二布线区，一接合电极与一测试电极设于重布线层的第一表面，其中，接合电极与第一布线区重叠，测试电极与第二布线区重叠，而焊接层位于重布线层的第二表面，并具有复数个彼此分离的导电垫，每一导电垫并电连接接合电极与测试电极的其中一个。而重布线层更包含复数介电层、复数图案化导电层，介电层具有复数通孔，部分该图案化导电层位于该通孔内。接合电极凭借对应的图案化导电层而电连接对应的导电垫并构成重布导线，测试电极凭借对应的图案化导电层电性连接对应的导电垫并构成测试导线，而电子元件电连接于接合电极。

技术领域

本发明涉及一种封装结构及其制作方法，特别是涉及一种面板级封装结构及其制作方法。

背景技术

在电子元件封装技术中，晶圆级扇出型封装结构(fan-out wafer levelpackage，FOWLP)是将电子元件制作于晶圆上，进行封装与切割。然而，由于现今常见的大尺寸晶圆的直径仅约300毫米(mm)，因此在晶圆上能同时制作封装的电子元件数量有限，业界仍需积极开发取代晶圆级封装的技术。

再者，在传统扇出型封装结构的制程中，较成熟的技术是先在例如晶圆的载体上设置电子元件，再于电子元件上设置重布线层。其中，为了提高产品合格率，在制造过程中一般会先排除具有瑕疵的电子元件，再使用合格的电子元件制作封装体，于电子元件上形成重布线层等后续其他加工制程。然而，若在后续制程中发生缺陷，则会导致已封装好的合格电子元件必须连同整个封装体一起报废，造成原料与元件的浪费，提高制造成本，因此传统电子元件封装方法仍有待进一步改善。

发明内容

本发明的目的在于：提供一种封装结构及其制作方法，解决现有技术中存在的上述技术问题。

为实现上述目的，本发明采用的技术方案是：

一种封装结构，其特征在于，包括：

一重布线层，该重布线层具有一第一布线区与一第二布线区，该第二布线区邻设于该第一布线区；

至少一接合电极，设于该重布线层的一第一表面；以及

至少一测试电极，设于该第一表面；

其中，该接合电极与该第一布线区重叠，该测试电极与该第二布线区重叠。

所述的封装结构，其中，还包括：

一焊接层，位于该重布线层的一第二表面，该第二表面相对于该第一表面设置，该焊接层包括数个导电垫，该数个导电垫彼此分离；

其中，该数个导电垫的至少其中一个电连接该接合电极与该测试电极的其中一个。

所述的封装结构，其中，还包括：

复数个锡球，电连接该数个导电垫。

所述的封装结构，其中，还包括：

一电子元件，电连接该接合电极。

所述的封装结构，其中，还包括：

一接合材，设置在该电子元件与该接合电极之间。

所述的封装结构，其中，该重布线层还包括：

复数介电层与复数图案化导电层，该介电层具有复数通孔，部分该图案化导电层位于该通孔内。

一种封装结构，其中，包括：

一重布线层，具有一第一表面、与该第一表面相对设置的一第二表面，以及至少一侧壁连接该第一表面与该第二表面；

至少一接合电极，设于该重布线层的该第一表面；以及