[发明专利]一种3D NAND存储器件的制造方法有效

专利信息
申请号: 201710775468.1 申请日: 2017-08-31
公开(公告)号: CN107611135B 公开(公告)日: 2019-03-12
发明(设计)人: 郭帅;吴俊;程媛;郭海峰;王家友 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/1157 分类号: H01L27/1157;H01L27/11578
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 党丽;王宝筠
地址: 430074 湖北省武汉市东湖*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 dnand 存储 器件 制造 方法
【权利要求书】:

1.一种3D NAND存储器件的制造方法,其特征在于,包括:

提供衬底,所述衬底中形成有公共有源区,所述衬底包括外围电路区域和核心存储区域,所述公共有源区位于核心存储区域,所述外围电路区域上形成有CMOS器件,所述外围电路区域的CMOS器件之上形成有覆盖层;其中,所述外围电路区域的衬底低于所述核心存储区域的衬底,所述外围电路区域的沟槽隔离与所述核心存储区域的沟槽隔离一同形成,具体包括:在所述衬底上形成掩膜层;以掩膜层为掩蔽进行刻蚀,在所述外围电路区域和所述核心存储区域上形成沟槽;淀积隔离材料,所述隔离材料覆盖所述外围电路区域和所述核心存储区域;利用化学机械研磨工艺,去除所述核心存储区域掩膜层上的隔离材料;利用刻蚀工艺,去除所述外围电路区域掩膜层上的隔离材料;去除掩膜层;

刻蚀所述公共有源区所在的衬底,以形成凸台;

在所述凸台两侧形成氧化物的填充层;

在所述凸台上形成氮化硅层与氧化硅层交替层叠的堆叠层;

刻蚀所述堆叠层,在对应于凸台的区域上形成沟道孔,所述沟道孔暴露凸台表面,所述沟道孔用于形成存储区。

2.根据权利要求1所述的制造方法,其特征在于,所述外围电路区域包括第一区域和第二区域,所述第一区域和第二区域上的CMOS器件的栅介质层的厚度不同。

3.根据权利要求1所述的制造方法,其特征在于,形成所述覆盖层,包括:

在外围电路区域形成CMOS器件之后,进行覆盖层的淀积;

通过刻蚀去除所述核心存储区域上的覆盖层。

4.根据权利要求1所述的制造方法,其特征在于,在所述凸台两侧形成氧化物的填充层,包括:

淀积氧化物材料,所述氧化物材料覆盖所述外围电路区域和所述核心存储区域;

进行化学机械研磨,以在所述凸台两侧形成氧化物的填充层。

5.根据权利要求4所述的制造方法,其特征在于,在形成填充层的步骤中,进行化学机械研磨之后,所述凸台的表面仍覆盖有一定厚度的氧化物材料。

6.根据权利要求1所述的制造方法,其特征在于,还包括:在所述沟道孔中形成存储区;去除所述堆叠层中的氮化硅层,并形成替代氮化硅层的金属层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710775468.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top