[发明专利]一种沟道孔底部刻蚀方法

说明书

本申请实施例公开了一种沟道孔底部刻蚀方法，该方法在对沟道孔底部进行刻蚀之前，在衬底表面上形成刻蚀保护层。如此，当对沟道孔底部进行刻蚀时，该刻蚀保护层能够保护其下方的硬掩膜层，减少沟道孔底部刻蚀过程对硬掩膜层的损耗，如此可以增加后续制程重复循环使用该硬掩膜层形成工艺窗口的次数。

技术领域

本申请涉及3D NAND存储器件及其制造技术领域，尤其涉及一种沟道孔底部刻蚀方法。

背景技术

3D NAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是由交替堆叠的金属栅层和绝缘层结合垂直沟道管组成。相同面积条件下，垂直堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见的存储结构金属栅堆叠层数可达数十上百层。

3D NAND存储器的制备工艺中，需要首先在衬底上形成由氮化硅(SiN)层和氧化硅(SiO₂)层交替层叠的层叠结构；而后，刻蚀层叠结构以形成沟道孔(Channel hole)。在沟道孔刻蚀工艺结束后，需要在沟道孔底部经过外延生长形成一层外延层(该外延层用于形成3D NAND存储器件的源极选通管的沟道，当衬底为单晶硅时，外延层为外延单晶硅)，然后在沟道孔侧壁和底部依次沉积包括ONO(Oxide-Nitride-Oxide)的电荷捕获层、沟道层以及保护性氧化膜；接着采用干法刻蚀工艺来刻蚀沟道孔底部的材料层(包括电荷捕获层、沟道层以及保护性氧化膜)，直至打通沟道孔底部的外延层。

因沟道孔形成于3D NAND存储器的层叠结构中，所以，上述形成的沟道孔是一具有高深宽比的沟道孔，且该沟道孔的深宽比随着层叠结构层数的增加而增大。因此，在刻蚀沟道孔底部的材料层直至打通沟道孔底部的外延层的干法刻蚀工艺是一道极高深宽比的干法刻蚀工艺。例如，对于64层及以上的堆叠结构，刻蚀深宽比达到90以上)，为了将底部外延层刻蚀打开，主要是通过采用高偏置功率(High Bias power)和较大三氟化氮流速(HighNF₃flow rate)的刻蚀程式，这样会造成沟道孔顶部硬掩膜层损失太多，减少了后续制程重复循环使用该硬掩膜层形成工艺窗口的次数。

发明内容

有鉴于此，本申请实施例提供了一种沟道孔底部刻蚀方法，以减少沟道孔顶部硬掩膜层的损失，增加后续制程重复循环使用该硬掩膜层形成工艺窗口的次数。

为了解决上述技术问题，本申请采用了如下技术方案：

一种沟道孔底部刻蚀方法，包括：

提供衬底，所述衬底上形成有氮化硅层和氧化硅层交替层叠的层叠结构，所述层叠结构的上方形成有硬掩膜层，所述层叠结构内形成有沟道孔，所述沟道孔的底部形成有外延层，在所述外延层之上和所述沟道孔的侧壁上均依次形成有存储单元的电荷捕获层、第一沟道层以及保护性氧化膜；

在衬底表面上形成刻蚀保护层；

采用干法刻蚀工艺刻蚀沟道孔底部的电荷捕获层、第一沟道层以及保护性氧化膜，直至露出外延层。

可选地，所述刻蚀保护层为高聚物膜层。

可选地，所述在衬底表面上形成刻蚀保护层，具体采用干法刻蚀系统在衬底表面之上形成高聚物膜层。

可选地，形成高聚物膜层的工艺条件为：反应气体为含碳、氟气体，反应温度在20-30℃之间，反应时间为数分钟。

可选地，所述含碳、氟气体为C₄F₈、C₄F₆和CH₃F中的至少一种。

可选地，在衬底表面上形成高聚物膜层时，调节反应系统压力和反应气体流速，以减少高聚物进入到沟道孔底部的可能。

可选地，所述调节反应系统压力和反应气体流速，以减少高聚物进入到沟道孔底部的可能，具体包括：