[发明专利]一种三维存储器及其读取方法和读取电路

说明书

本发明公开了一种三维存储器及其读取方法和读取电路，所述三维存储器包括存储串阵列，所述存储串阵列包括多个存储串，且所述存储串包括串联的多个存储单元，在对三维存储器读取过程中，控制未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内，使得未选中存储串中的各区域电势较为均衡，改善电子由电势低的预设存储单元向相邻电势高的存储单元流动的情况，进而改善预设存储单元出现热载流子注入效应的情况，提高三维存储器的可靠性。

技术领域

本发明涉及存储器技术领域，更为具体的说，涉及一种三维存储器及其读取方法和读取电路。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储器设备，随着人们追求低功耗、轻质量和更好性能的非易失存储产品，NAND存储器设备在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已经达到了实际扩展的极限，为了进一步提高存储容量，降低每比特的存储成本，提出了3D NANFD存储器(三维存储器)。现有的三维存储器包括有存储串阵列，存储串阵列包括有多个存储串，且每个存储串包括有串联的多个存储晶体管。现有技术在对三维存储器进行数据的读取过程中，会对选中存储串进行读取，而同时也会对未选中存储串进行电压的输入，具体为对未选中存储串中随机的存储晶体管的控制端输入验证电压，同时对未选中存储串的其余存储晶体管输入串导通电压，其中，验证电压为在读取过程中呈上升趋势的电压。现有的读取方法经常导致未选中的存储串中的存储单元在输入验证电压的时候，存储晶体管内产生热载流子注入效应，降低三维存储器的可靠性。

发明内容

有鉴于此，本发明提供了一种三维存储器及其读取方法和读取电路，在对三维存储器读取过程中，控制未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内，使得未选中存储串中的各区域电势较为均衡，改善预设存储单元出现热载流子注入效应的情况，提高三维存储器的可靠性。

为实现上述目的，本发明提供的技术方案如下：

一种三维存储器的读取方法，所述三维存储器包括存储串阵列，所述存储串阵列包括多个存储串，且所述存储串包括串联的多个存储单元，包括：

关闭所述存储串阵列中的未选中的存储串；

控制所述未选中存储串中的预设存储单元在输入验证电压后产生的耦合电势，与所述未选中存储串中其余存储单元在输入串导通电压后产生的耦合电势之间电势差在预设范围内。

可选的，对所述预设存储单元输入所述验证电压为：

对所述预设存储单元输入电压值呈下降趋势的验证电压。

可选的，所述读取方法包括第一验证阶段、第二验证阶段和第三验证阶段；其中，在所述第一验证阶段，对所述预设存储单元输入第一预设验证电压；

在所述第二验证阶段，对所述预设存储单元输入第二预设验证电压；

及，在所述第三验证阶段，对所述预设存储单元输入第三预设验证电压，其中，所述第一预设验证电压大于所述第二预设验证电压，且所述第二预设验证电压大于所述第三预设验证电压。

可选的，所述存储串还包括第一端部选择单元和第二端部选择单元，所述第一端部选择单元串接于所述串联的多个存储单元的输入端部，且所述第二端部选择单元串接于所述串联的多个存储单元的输出端部；

其中，所述第一端部选择单元的输入端连接位线，所述第二端部选择单元的输出端连接共源线。

可选的，关闭所述存储串阵列中的未选中的存储串为：

关断所述存储串阵列中的未选中的存储串中的第一端部选择单元和第二端部选择单元。