[发明专利]时序控制器及显示装置

权利要求书

1.一种时序控制器，其特征在于，包括：

时序控制模块，用于提供控制信号；以及

热插拔信号产生模块，用于接收所述控制信号并根据所述控制信号和所述时序控制模块的复位状态来产生热插拔信号，使得当所述时序控制模块进行复位操作期间，所述热插拔信号保持初始电位，当所述时序控制模块完成复位操作时，所述热插拔信号由初始电位跳变为激活电位，

其中，所述热插拔信号产生模块包括，

控制模块，用于产生中断请求信号和辅助控制信号；

或门，所述或门的第一输入端用于接收所述控制信号，所述或门的第二输入端用于接收所述辅助控制信号；以及

与门，所述与门的第一输入端与所述或门的输出端电性连接，所述与门的第二输入端用于接收所述中断请求信号，所述与门的输出端用于输出所述热插拔信号，

所述时序控制模块复位开始时，所述中断请求信号为高电平，所述辅助控制信号为高电平，所述热插拔信号与所述控制信号无关，所述时序控制模块对热插拔信号的控制被屏蔽；所述时序控制模块复位结束时，所述辅助控制信号由高电平跳变为低电平，所述中断请求信号由高电平跳变为低电平，所述热插拔信号由高电平跳变为低电平，完成对前端系统链路的激活。

2.根据权利要求1所述的时序控制器，其特征在于，所述时序控制器处于初始状态时，所述辅助控制信号为低电平，所述中断请求信号为高电平。

3.根据权利要求1所述的时序控制器，其特征在于，所述初始电位为高电平，所述激活电位为低电平。

4.根据权利要求1所述的时序控制器，其特征在于，所述控制模块包括微控制单元MCU、可编程逻辑阵列FPGA、片上系统SoC或专用集成电路ASIC。

5.一种显示装置，其特征在于，包括：

具有发送端的视频输出装置；以及

如权利要求1至4中任一项所述的时序控制器，

其中，所述发送端和所述时序控制器之间设置有热插拔检测通道，所述时序控制器经由所述热插拔检测通道为所述发送端提供热插拔检测信号。

6.根据权利要求5所述的显示装置，其特征在于，所述发送端为eDP接口的发送端。