[发明专利]用于半导体图案化应用的高干法蚀刻速率材料

说明书

本发明涉及用于半导体图案化应用的高干法蚀刻速率材料。本文提供了使用用于负图案化方案的原子层沉积来沉积低密度间隔物的方法和装置。方法包含以下操作中的一个或多个：(1)在沉积前体和氧化等离子体的交替脉冲的每个循环中将衬底暴露于等离子体持续小于约300ms的持续时间；(2)在小于约0.2W/cm²的射频功率密度下将所述衬底暴露于所述等离子体；以及(3)将所述衬底暴露于由氩比氧化剂之比为至少约1:12的工艺气体产生的等离子体。

技术领域

本发明涉及用于处理衬底的方法和装置，更具体地，涉及用于半导体图案化应用的高干法蚀刻速率材料。

背景技术

先进集成电路的制造通常涉及半导体大批量制造中图案化小特征。多重图案化技术可以使得能够基于光刻技术(例如193nm浸没光刻)进行特征尺寸缩放(scaling)。自对准双重图案化是多重图案化技术的一个示例。

发明内容

本文提供了用于处理衬底的方法和装置。一个方面涉及一种使用负图案化(negative patterning)来图案化衬底的方法，所述方法包括：在芯材料上共形地(conformally)沉积间隔物，所述间隔物通过一个或多个原子层沉积循环沉积，每个原子层沉积循环包括将所述衬底暴露于沉积前体以及将所述衬底暴露于氧化剂并点燃等离子体；以及通过在以比蚀刻所述芯材料的速率快至少六倍的速率蚀刻所述间隔物的条件下选择性地蚀刻所述间隔物来形成用于图案化衬底的掩模。

在各种实施方式中，所述芯材料包括碳。在一些实施方式中，所述芯材料可以是光致抗蚀剂、无定形碳或非晶硅。在一些实施方式中，芯材料是旋涂碳(spin on carbon)、类金刚石碳、和间隙填充可灰化(ashable)硬掩模中的任何一种。

沉积所述间隔物可以包括使用以下技术中的一种或多种：(1)在每个循环中将所述衬底暴露于所述等离子体持续小于约300ms的持续时间；(2)在衬底活性表面积的小于约0.2W/cm²的射频功率密度下将所述衬底暴露于所述等离子体；以及(3)将所述衬底暴露于由氩比氧化剂之比为至少约1:12的工艺气体产生的所述等离子体。

在一些实施方式中，所述间隔物包括含硅材料。例如，在一些实施方式中，所述间隔物包括硅氧化物。

所述间隔物可以具有介于约1.4至约1.5之间的折射率。所述间隔物可以沉积到介于约10nm和约30nm之间的厚度。选择性地蚀刻所述间隔物可以包括将所述衬底暴露于碳氟化合物蚀刻剂。在各种实施方式中，所述间隔物在介于约50℃和约200℃之间的温度下沉积。所述间隔物可以具有介于约4和6之间的介电常数。

在一些实施方式中，所选择的所述技术是(3)，并且所述氧化剂以介于约0.5slm至约3slm之间的流速流动。

在一些实施方式中，在将所述间隔物共形地沉积在所述芯材料上之后，将间隙填充材料沉积在所述衬底上。所述间隙填充材料可以是无定形碳、旋涂碳、类金刚石碳、间隙填充可灰化硬掩模、氧化钛、氧化铪、氧化锆或非晶硅中的任何一种。选择性蚀刻所述间隔物可以包括在所述间隔物的蚀刻速率比所述间隙填充材料的蚀刻速率快至少六倍的条件下蚀刻所述间隔物。

所述方法还可以包括在制造DRAM期间使用所述掩模蚀刻所述衬底。