[发明专利]基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统

权利要求书

1.一种基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，包括：以太网互连子系统、RapidIO网关、以及Rapidio互连子系统；

Rapidio互连子系统包括：RapidIO交换模块以及至少一第二处理模块；

以太网互连子系统包括：至少一第一处理模块以及以太网交换模块；

RapidIO网关包括：万兆以太网包的接收处理模块和RapidIO邮箱消息处理模块，RapidIO网关拆分以太网包为RapidIO总线邮箱消息；

以太网互连子系统的内部的处理模块与处理模块之间通过以太网交换模块互连，然后以太网互连子系统的外部通过RapidlO网关与RapidIO交换模块互连，之后通过RapidIO交换模块与RapidIO互连子系统内的各处理模块进行数据交互；IP网络数据包与RapidIO协议数据包在RapidlO网关内部进行相互转换；

RapioIO邮箱消息处理模块用于接收RapidIO消息，并转换成以太网包，万兆以太网包的接收处理模块用于接收以太网包，并转换成RapidIO消息；

RapidIO网关还包括：流量控制器，用于进行协议的传输带宽协调；

数据流控制器包括：不同位宽的流量控制器、地址寄存器接口以及FIFO；FIFO在进行数据缓存的同时也实现了不同接口之间的位宽匹配；

流量控制器的发送方在得知接收方有可用数据包且FIFO有可用的缓冲空间时才发送报文；当接收方没有可用数据包或FIFO的可用长度小于预设值时立即产生一个脉冲信号并输出；

对于零碎的数据，流量控制器在规定的时间内如果FIFO里缓存的数据长度未达到规定的帧长度，则将现有数据直接进行帧封装，同时将帧长度封装在数据帧里带给接收端口；

并通过全局的统一命名、统一地址映射和地址解析服务可实现跨网络互联，所有端口均在主干网络里获得唯一的名称，并同时注册到RapidIO和以太网两个网络中，所有的地址映射信息组成一个地址映射表。

2.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，RapioIO邮箱消息处理模块与万兆以太网包的接收处理模块之间通过RapidIO邮箱消息来进行以太网包和RapidIO包之间的互相转换。

3.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，RapidIO网关还包括：用户接口、以太网收发控制模块以及Rapidio收发控制模块。

4.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，该第一处理模块以及该第二处理模块为主板处理器、存储控制器和/或通信控制器。

5.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，RapidIO接收接口控制器接收到4×SRIO数据包后需要将RapidIO的邮箱消息存储在传输FIFO中，待到收齐消息后再重组成万兆以太网包的格式发送。

6.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，万兆以太网包的接收处理模块接收到数据包后需要将以太网包进行拆包重组，按照RapidIO的消息邮箱的机制组包。

7.如权利要求1所述的基于FPGA的万兆以太网和RapidIO协议间高速数据交换系统，其特征在于，RapidIO网关为10GE-RapidIO网关。