[发明专利]沟槽栅超结MOSFET

说明书

本发明公开了一种沟槽栅超结MOSFET，器件的各沟槽栅形成于超结结构的在各P型柱和N型柱的交界面的顶部并跨越对应的交界面；由P阱组成各沟道区形成于N型柱的顶部；源区形成于沟道区的表面；沟道区和源区的顶部通过相同的接触孔同时连接到由正面金属层组成的源极；P型柱的顶部也通过接触孔连接到源极；寄生三极管由位于各N型柱顶部的源区、沟道区和漂移区组成；将沟槽栅设置为跨越P型柱和N型柱的交界面的结构使得沟槽栅的位于P型柱中的侧面部分在器件反向雪崩击穿时形成一个远离寄生三极管的雪崩电流路径，从而提高器件的EAS能力。

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种沟槽栅超结MOSFET。

背景技术

超结MOSFET采用新的耐压层结构，利用一系列的交替排列的半导体P型薄层和N型薄层组成的超结结构来在截止状态下在较低电压下就将P型薄层和N型薄层耗尽,实现电荷相互补偿,从而使P型薄层和N型薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高反向击穿电压(BV),即超结MOSFET是利用PN即P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术来提升器件BV的同时又保持较小的导通电阻。

在超结器件应用时，其单次脉冲雪崩击穿能量(EAS)能力作为器件的鲁棒性(robust)的关键性能之一，非常重要，EAS能力差的器件，往往容易在使用中失效，严重时甚至产生炸机现象。所以EAS能力的提升，对于提升超结器件的耐用性甚为关键。

EAS能力的改善，关键在于延缓寄生三极管的导通，寄生三极管为超结器件如超结MOSFET器件的N+区组成的源区、P阱组成的沟道区和N型柱组成的漂移区以及N+区组成的漏区形成三极管，沟道区作为基区，当基区电流较大时寄生三极管就会导通。

由于寄生三极管的基区电流较大时寄生三极管就会导通，所以改善器件的EAS能力，关键在于延缓寄生三极管的导通，而引导雪崩电流路径远离寄生三极管的基区延缓寄生三极管的导通的有效办法。

发明内容

本发明所要解决的技术问题是提供一种沟槽栅超结MOSFET，能改善器件的EAS能力。

为解决上述技术问题，本发明提供的沟槽栅超结MOSFET，其特征在于：超结结构由多个N型柱和P型柱交替排列组成，沟槽栅超结MOSFET的各沟槽栅形成于在各所述P型柱和所述N型柱的交界面的顶部并跨越对应的所述P型柱和所述N型柱的交界面。

所述沟槽栅超结MOSFET的各沟道区形成于所述N型柱的顶部且位于对应的所述N型柱的顶部两侧的所述沟槽栅之间；各所述沟道区由P阱组成；在各所述沟道区的表面形成有由N+区组成的源区，所述N型柱在所述沟槽栅超结MOSFET导通时作为漂移区；所述沟槽栅穿过对应的所述沟道区且被所述沟槽栅的位于所述N型柱内的侧面覆盖的所述沟道区的表面用于形成连接所述源区和所述漂移区的沟道。

所述沟道区和所述源区的顶部通过相同的接触孔同时连接到由正面金属层组成的源极；所述P型柱的顶部也通过接触孔连接到所述源极。

所述沟槽栅超结MOSFET的寄生三极管由位于各所述N型柱顶部的所述源区、所述沟道区和所述漂移区组成；将所述沟槽栅设置为跨越所述P型柱和所述N型柱的交界面的结构使得所述沟槽栅的位于所述P型柱中的侧面部分形成远离所述寄生三极管的结构，并在器件反向雪崩击穿时形成一个远离所述寄生三极管的雪崩电流路径，从而提高器件的EAS能力。

进一步的改进是，所述超结结构形成于N型外延层中，所述N型外延层形成于半导体衬底表面，在所述N型外延层中形成有多个超结沟槽，所述P型柱由填充于所述超结沟槽中的P型半导体层组成。

进一步的改进是，所述P型半导体层为P型外延层。

进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述P型半导体层为P型硅层。