[发明专利]复合屏蔽自对准的沟槽MOSFET器件的制备方法

说明书

本发明的各个方面提出了一种沟槽MOSFET器件的制备方法，包括在半导体衬底中，利用掩膜，同时制备一个窄沟槽和一个宽沟槽，以限定窄沟槽和宽沟槽，在半导体衬底上方制备一个绝缘层，带有填满窄沟槽的第一部分，以及部分填充宽沟槽的第二部分，从宽沟槽上完全除去第二部分，保留用第一部分填充的窄沟槽，制备一个栅极电极，在半导体衬底的顶部制备一个本体区，在一部分本体区中制备一个绝缘区，从窄沟槽上除去第一部分氮化物，并且通过填充窄沟槽中的第二导电材料，制备一个接触插头。

技术领域

本发明涉及MOSFET器件，更确切地说是关于高密度沟槽MOSFET器件及其相同器件的制备方法。

背景技术

场效应晶体管(FET)为半导体晶体管器件，其中电绝缘栅极所加电压控制源极和漏极之间的电流流动。FET的一个示例是金属氧化物半导体FET(MOSFET)，其中栅极电极通过氧化绝缘物，与半导体本体区绝缘。通常来说，MOSFET可以具有一个平面栅极结构或沟槽栅极结构。含有沟槽栅极结构的MOSFET器件为高电流、低压转换应用，提供优于平面晶体管的重要优势。MOSFET器件的沟槽栅极通常包括一个从源极延伸到漏极的沟槽，具有侧壁和底面，每个都内衬一层热生长的二氧化硅。内衬的沟槽可以用掺杂的多晶硅填充。沟槽栅极的结构允许较小收缩的电流，从而提供较低的比导通电阻值。使沟槽MOSFET具有吸引力的另一个特征是电流垂直流经MOSFET通道，沿沟槽的垂直侧壁延伸，从源极底部开始，穿过晶体管的本体，延伸到下方的漏极。这样可以制备更小的晶胞间距，较高的晶胞密度。通过制备更加紧密的晶体管，增大晶胞密度的问题之一在于对准公差。对准公差是在对准过程中补偿差异所需的多余量。目前光刻工艺的对准公差落在或30nm-50nm的范围内。

另外，高密度沟槽MOSFET器件通常包括一个接触沟槽，用于接触到源极和本体区。制备高密度沟槽MOSFET器件的传统工艺使用两个独立的掩膜，用于制备栅极沟槽和接触沟槽。确切地说，利用一个栅极沟槽掩膜，制备垂直栅极沟槽。在一个单独工艺中，形成栅极沟槽之后，利用沟槽接触掩膜，在同一个衬底上制备接触沟槽。

然而，由于尺寸越来越小的高密度MOSFET器件要求栅极沟槽和附近的接触沟槽之间控制得当的间距，因此当使用两个掩膜制备垂直MOSFET结构时，会发生掩膜重叠。

正是在这样的背景下，提出了本发明的实施例。

发明内容

本发明的目的在于提供一种复合屏蔽自对准的沟槽MOSFET器件的制备方法，提出了基于自对准工艺的多种方法，以解决掩膜重叠问题。

为了达到上述目的，本发明通过以下技术方案实现：

一种沟槽MOSFET器件的制备方法，其特征是，包括：

在半导体衬底中利用掩膜，同时制备交替的窄沟槽和宽沟槽，其中掩膜限定了窄沟槽和宽沟槽；

在半导体衬底上方制备第一绝缘层，其中第一绝缘层具有填满窄沟槽的第一部分，以及部分填充宽沟槽的第二部分；

从宽沟槽上完全除去第一绝缘层的第二部分，保留用第一绝缘层的第一部分填充的窄沟槽；

在宽沟槽中制备一个绝缘栅极电极；

在半导体衬底的顶部中制备一个本体区；

在本体区顶部制备一个源极区，本体区和源极区从窄沟槽延伸到宽沟槽；

从窄沟槽上完全除去第一绝缘层的第一部分；并且

通过用导电材料填充窄沟槽制备一个导电插头。

上述的方法，其中，其中利用掩膜，在半导体衬底中同时制备窄沟槽和宽沟槽，包括：

在半导体衬底的表面上制备一个硬掩膜层；

形成硬掩膜层的图案，以制备带有宽开口和窄开口的掩膜，对应宽沟槽和窄沟槽；并且