[发明专利]更新存储器中的寄存器的设备及方法

说明书

本发明包含更新存储器中的寄存器的设备及方法。实例包含：存储器单元阵列；及控制器，其耦合到所述存储器单元阵列、经配置以使用寄存器对存储于所述存储器单元阵列中的数据执行逻辑运算，所述寄存器经更新以存取存储于所述存储器单元阵列中的所述数据。

技术领域

本发明一般来说涉及半导体存储器及方法，且更特定来说涉及用于更新存储器中的 寄存器的设备及方法。

背景技术

存储器装置通常经提供为计算机或其它电子系统中的内部半导体集成电路。存在许 多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且尤其包含随机存取存储器(RAM)、动态随机存 取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM) 及晶闸管随机存取存储器(TRAM)。非易失性存储器可在不被供电时通过存留所存储数 据而提供永久数据，且可尤其包含NAND快闪存储器、NOR快闪存储器及电阻可变存 储器(例如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)及磁阻式随 机存取存储器(MRAM)(例如自旋转矩转移随机存取存储器(STT RAM))。

电子系统通常包含若干个处理资源(例如，一或多个处理器)，所述处理资源可检索 并执行指令且将经执行指令的结果存储到适合位置。处理器可包括(举例来说)可用于通 过对数据(例如，一或多个操作数)执行运算而执行指令的若干个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块。如本文中所使用，运算可为(举 例来说)布尔运算(例如AND、OR、NOT、NAND、NOR及XOR)及/或其它运算(例如， 反相、移位、算术、统计以及许多其它可能运算)。举例来说，功能单元电路可用于经由 若干个运算对操作数执行算术运算，例如加法、减法、乘法及除法。

在将指令提供到功能单元电路以用于执行中可涉及电子系统中的若干个组件。所述 指令可(例如)由处理资源(例如，控制器及/或主机处理器)产生。数据(例如，将对其执行 指令的操作数)可存储于可由功能单元电路存取的存储器阵列中。在功能单元电路开始对 数据执行指令之前，可从存储器阵列检索指令及/或数据并对其进行定序及/或缓冲。此外，由于可在一个或多个时钟周期中通过功能单元电路执行不同类型的运算，因此也可 对指令及/或数据的中间结果进行定序及/或缓冲。在一或多个时钟周期中完成运算的序 列可称为运算周期。就计算设备及/或系统的处理及计算性能以及电力消耗来说，完成运 算周期所消耗的时间是代价高的。

在许多实例中，处理资源(例如，处理器及相关联功能单元电路)可在存储器阵列外 部，且经由处理资源与存储器阵列之间的总线存取数据以执行指令集。可改进存储器中处理器装置的处理性能，其中可在存储器内部及附近(例如，直接在与存储器阵列相同的芯片上)实施处理器。存储器中处理装置可通过减少及消除外部通信而节省时间，且还可节约电力。

发明内容

附图说明

图1A是根据本发明的若干个实施例的呈包含存储器装置的计算系统的形式的设备 的框图。

图1B是根据本发明的若干个实施例的图1A中所展示的控制器的详细框图。

图2是根据本发明的若干个实施例的寄存器的框图。

图3是根据本发明的若干个实施例的解析指令集的框图。

图4A是图解说明根据本发明的若干个实施例的作为垂直元素存储于存储器阵列中 的若干个位向量(例如，元素)的框图。

图4B是图解说明根据本发明的若干个实施例的作为水平元素存储于存储器阵列中 的若干个位向量(例如，元素)的框图。

图5是图解说明根据本发明的若干个实施例的感测电路到存储器装置的示意图。

图6是图解说明根据本发明的若干个实施例的感测电路到存储器装置的示意图。