[发明专利]用于标识3D芯片的系统有效
申请号: | 201710761904.X | 申请日: | 2017-08-30 |
公开(公告)号: | CN108269783B | 公开(公告)日: | 2021-06-04 |
发明(设计)人: | A·艾尔斯;B·博罗特 | 申请(专利权)人: | 意法半导体(克洛尔2)公司 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L23/544;H01L23/58 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;潘聪 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 标识 芯片 系统 | ||
一种半导体芯片,包括叠加的多个半导体级。半导体级包括耦合至公共输入节点的多个基本电路。感测电路被耦合至不同级的基本元件。感测电路的输出用于生成数字,该数字用作半导体芯片的标识号。
技术领域
本公开涉及电子芯片,更具体地涉及用于将标识号(identification number)分派给三维芯片(3D芯片)的系统。
背景技术
已知在电子芯片上插入标识号,例如,通过激光雕刻或印刷。这些标识号可以例如确定芯片的来源。在每个芯片上插入标识号的缺点在于,这需要为芯片制造步骤添加特定步骤,其可能相对昂贵。
而且,已知形成三维芯片或3D芯片,也就是说,其部件形成在若干叠加的半导体级中的芯片。部件被形成在每个半导体级中和每个半导体级上,并且互连网络与每个半导体级相关联。半导体级通过被称为贯通硅过孔(TSV)的过孔(via)而彼此连接。
发明内容
在实施例中,一种芯片,包括:叠加的至少两个半导体级,其中在每个半导体级中都形成全部连接至同一个输入节点的同一类型的基本电路;以及多个部件,每个部件适于提供取决于分别位于第一半导体级和第二半导体级中的第一基本电路和第二基本电路的输出信号之间的差别的值,多个部件的输出信号被组合以形成数字(number)。
根据一个实施例,基本电路是逻辑电路。
根据一个实施例,基本电路是逆变器。
根据一个实施例,每个部件适合于比较基本电路的响应时间。
根据一个实施例,基本电路是电流源。
根据一个实施例,每个部件适合于比较基本电路的输出信号的幅度。
根据一个实施例,一种芯片,包括大于1000的部件的数字。
根据一个实施例,一种芯片,包括温度管理电路。
在实施例中,一种半导体芯片,包括:叠加的多个半导体级,其包括耦合至公共输入节点的第一类型的多个基本电路;以及多个感测电路,多个感测电路中的每个感测电路耦合至以下各项:多个半导体级中的一个半导体级的多个基本电路中的相应的基本电路的输出,以及多个半导体级中的另一半导体级的多个基本电路中的相应基本电路的输出,其中多个感测电路中的每个感测电路在操作中生成输出信号,并且与半导体芯片相关联的数字是基于多个感测电路的输出信号。在实施例中,第一类型的基本电路包括逻辑电路。在实施例中,第一类型的基本电路包括逆变器。在实施例中,感测电路包括触发器。在实施例中,第一类型的基本电路包括电流源。在实施例中,感测电路包括感测放大器。在实施例中,半导体芯片包括一个或多个处理核。在实施例中,半导体芯片包括温度管理电路。在实施例中,半导体芯片包括数字生成电路,该数字生成电路耦合至多个感测电路的输出。在实施例中,半导体芯片包括比较器,该比较器耦合至数字生成电路的输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司,未经意法半导体(克洛尔2)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710761904.X/2.html,转载请声明来源钻瓜专利网。