[发明专利]一种三维存储器的制备方法及其结构

说明书

技术领域

本发明涉及半导体器件及其制造领域，尤其涉及一种三维存储器的制备方法及其结构。

背景技术

随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。平面结构的存储器已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。

为了解决上述困难，业界提出了三维存储器(3D NAND)的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了存储器颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。

图1-5示出了现有的三维存储器的制备工艺流程示意图。如图1所示，首先提供一基板10，所述基板10可以是任何半导体衬底，例如硅晶圆，在所述基板10上交替沉积二氧化硅层11和氮化硅层12的多层层叠结构13；如图2所示，在所述多层层叠结构13中形成通孔14，并进一步将所述氮化硅层12刻蚀掉；如图3所示，在上述被去掉的氮化硅层12的位置填充钨金属，并进行隔离刻蚀，形成隔离的金属栅层15；如图4所示，在所述通孔14的侧壁上沉积二氧化硅层介质层16，并在通孔内形成沟道区17，如图5所示，在多层层叠结构13顶部继续沉积金属层并通过光刻工艺以形成阵列共源极18，再沉积二氧化硅层19以覆盖多层层叠结构的顶部，并在二氧化硅层19中形成阵列共源极通孔20，并在通孔20中填充金属以电连接阵列共源极引线18。

通孔(via)为相邻的金属层之间提供了电连接通路，通孔中有导电金属填充，以形成金属层间的导电通路。如图6所示，在现有工艺中，阵列共源极1(ACS，Array Common Source)上方的通孔20工艺窗口(window)受到阵列共源极18的线宽的影响，其通孔20窗口的大小不能超过阵列共源极18线宽的尺度，由于阵列共源极18线宽的不断减小，导致通孔20的直径随之减小，而过小的通孔20直径会影响通孔中导电金属的填充，导致通孔内的导电金属填充不充分，出现短路现象，从而影响存储器件的正常工作。

发明内容

本发明的目的就是为了解决以上问题，本发明的目的通过以下技术方案实现的。

一种三维存储器的制备方法，其特征在于，包括如下步骤：

提供一基板，在所述基板上形成三维存储器的阵列存储区；

在所述阵列存储区形成阵列共源极，以及与所述阵列共源极电连接的接触孔，所述阵列共源极位于所述接触孔处的宽度大于阵列共源极其它位置处的宽度。

优选地，所述接触孔的孔径小于所述阵列共源极位于该接触孔处的宽度，并且所述接触孔的孔径等于或大于所述阵列共源极其它位置处的宽度。

优选地，所述阵列共源极位于所述接触孔处的形状与所述接触孔的形状相似。

优选地，所述阵列共源极位于所述接触孔处的形状为矩形，菱形，圆形，椭圆形，多边形。

优选地，所述阵列共源极位于所述接触孔处的宽度为100埃至5000埃。

优选地，所述形成三维存储器的陈列存储区包括在所述基板上交替形成氮化硅层和二氧化硅层的多层堆叠结构；在所述多层层叠结构中形成通孔，所述通孔的底部暴露所述基板，并将所述氮化硅层刻蚀掉；在上述被去掉的氮化硅层的位置填充金属，例如金属钨，并进行隔离刻蚀，形成金属栅层；在所述通孔的的侧壁上沉积二氧化硅层介质层，并在通孔内形成存储单元的沟道区，在多层层叠结构顶部继续沉积金属层，并通过光刻工艺形成阵列共源极引线，再沉积二氧化硅层覆盖所述多层层叠结构的顶部，并在二氧化硅层中形成阵列共源极通孔，并填充金属以电连接阵列共源极引线。

本发明还提供一种三维存储器结构，其特征在于，所述三维存储器结构是由如上述任意一项所述的方法制备得到的。