[发明专利]隔离结构及其形成方法有效
申请号: | 201710755689.2 | 申请日: | 2017-08-29 |
公开(公告)号: | CN109427686B | 公开(公告)日: | 2021-04-13 |
发明(设计)人: | 冯立伟 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L27/108 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 隔离 结构 及其 形成 方法 | ||
1.一种在半导体元件中形成隔离结构的方法,包含:
提供一基底;
在该基底上形成一第一掩模层,其中该第一掩模层包含多个彼此间隔并往第一方向延伸的芯轴以及围绕着该些芯轴的至少一周边部分;
在该第一掩模层的侧壁上形成间隔壁,其中该些间隔壁包含多个回圈形状的内间隔壁图案以及围绕着该些内间隔壁图案的一外间隔壁图案;
在该些间隔壁之间的该基底上填入第二掩模层;
移除该些间隔壁以在该第一掩模层与该第二掩模层之间形成开口图案;
以该第一掩模层与该第二掩模层为蚀刻掩模来蚀刻该基底以在该基底中形成沟槽;以及
在该些沟槽中填入绝缘材料以在该基底中形成隔离结构,
其中该基底包含多条往第二方向延伸的位线以及介于该些位线之间的牺牲性氧化层,且该隔离结构介于该些位线之间。
2.如权利要求1所述的在半导体元件中形成隔离结构的方法,其中在该些间隔壁之间的该基底上填入第二掩模层的步骤还包含:
在该基底以及该第一掩模层上覆盖该第二掩模层;以及
对该第二掩模层进行一回蚀刻工艺直到该第一掩模层裸露出来。
3.如权利要求1所述的在半导体元件中形成隔离结构的方法,其中该外间隔壁图案与每一该内间隔壁图案的两端合并。
4.如权利要求1所述的在半导体元件中形成隔离结构的方法,还包含:
移除该第一掩模层以及该第二掩模层以裸露出该基底中的该多条位线以及该牺牲性氧化层;以及
进行一蚀刻工艺移除该牺牲性氧化层,以形成介于该些隔离结构以及该些位线之间的多个接触孔。
5.如权利要求4所述的在半导体元件中形成隔离结构的方法,还包含在该些接触孔中填入导电性材料以形成接触插塞。
6.如权利要求1所述的在半导体元件中形成隔离结构的方法,其中每个该芯轴被个别的该周边部分所围绕。
7.一种半导体元件中的隔离结构,包含:
基底;
多个第一隔离图案,该些第一隔离图案在该基底上呈现回圈形状往第一方向延伸且彼此间隔;以及
至少一第二隔离图案,该第二隔离图案在该基底上呈现回圈形状且围绕着该些第一隔离图案,
其中该些第一隔离图案介于多条往第二方向延伸的位线之间,且多个接触插塞介于该第一隔离图案以及该些位线之间。
8.如权利要求7所述的半导体元件中的隔离结构,其中该些第一隔离图案以及该第二隔离图案的材料包含氮化硅或碳氮化硅。
9.如权利要求7所述的半导体元件中的隔离结构,其中该第二隔离图案与每一该第一隔离图案的两端合并。
10.如权利要求7所述的半导体元件中的隔离结构,其中每个该第一隔离图案被个别的该第二隔离图案所围绕。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710755689.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:动态随机存取存储器的埋入式字符线及其制作方法
- 下一篇:半导体元件的制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造