[发明专利]一种基于FPGA的图像降噪处理方法

说明书

技术领域

本发明涉及数字图像处理模式，具体来说，涉及一种基于FPGA 的图像降噪处理方法。

背景技术

随着对图像领域的深入研究，人们在许多方面都取得了相当多的 成果，研究并实际使用了很多适用的算法，例如中值滤波、中值滤波、 数学形态学等。因为图像在生成过程中必定会受到各种各样的噪声源 干扰和影响而使得图像的质量变差，细节受到破坏。为了降低噪声， 改善接收到的图像质量，必须对图像进行滤波、平滑等预处理。由于 底层的图像预处理算法处理的数据量庞大，用一般的软件来实现速度 会比较慢，并且对于一些性要求比较高的系统，如视频图像处理系统， 处理速度往往是首先要考虑的关键要素，因为一旦速度跟不上，性能 也就无从谈起。

一幅图像在形成、传输过程中经常会受到各种噪声的干扰，噪声 的存在降低了图像质量，使图像模糊，甚至使图像的特征完全被淹没， 给图像识别和分析带来困难。根据噪声服从的分布进行分类，噪声大 致可以分成椒盐噪声、高斯噪声和泊松噪声3类，针对不同的噪声 类别有不同的图像滤波方法。常用的滤波方法主要包括中值滤波、中 值滤波、维纳滤波和自适应滤波，如针对高斯噪声最常用的是中值滤 波，针对脉冲噪声最常用的是中值滤波，此外，还有各自的改进滤波 法等。而在实际图像滤波过程中，图像中所掺杂的噪声多是由椒盐噪 声和高斯噪声混合而成的多种噪声，任何单一的滤波方法都无法去除 混合噪声，达到最佳的滤波效果。

针对相关技术中的问题，目前尚未提出有效的解决方案。

发明内容

针对相关技术中的上述技术问题，本发明提出一种基于FPGA的 图像降噪处理方法，能够实现高性能的降噪处理。

为实现上述技术目的，本发明的技术方案是这样实现的：

本发明的基于FPGA的图像降噪处理系统,包括：模板生成模块、 中值滤波模块、数据分析选择模块和数据输出模块，上述各模块顺序 相连接；模板生成模块中设置7个FIFO存储器，分别为FIFO1、FIFO2、 FIFO3、FIFO4、FIFO5、FIFO6和FIFO7；中值滤波模块对原始图像数 据、噪声方差进行中值滤波处理，其输出结果作为数据分析选择模块 的输入；数据分析选择模块连接在中值滤波模块和数据输出模块之间。

一种基于FPGA的图像降噪处理方法，包括以下步骤：

S1、将图像数据输入到模板生成模块，使用1×7的邻域模板 对视频图像的行数据进行处理，分别对奇数行视频图像数据和偶 数行视频图像数据进行处理，将处理结果缓存到7个FIFO，每个 FIFO可以缓存一行数据，当第7行数据到来时，7个FIFO恰好 都缓存了一行数据，FIFO1中缓存了第1行数据，FIFO2中缓存 了第2行数据，FIFO3缓存了第3行数据，FIFO4缓存了第4行 数据，FIFO5中缓存了第5行数据，FIFO6中缓存了第6行数据， FIFO7中缓存了第7行数据，根据输入噪声的幅度大小计算相应 的噪声方差；

S2、通过中值滤波模块对模板生成模块产生的7行原始图像 数据和噪声方差进行中值滤波处理，计算原始视频图像数据在1、 1×2、3×4、5×6四类步长下的中值，以及各自对应的噪声方差 中值，将结果输出至数据分析选择模块；

S3、根据视频图像数据和在不同步长下对应的噪声方差中计 算出每个步长下图像信号的范围，依据该范围来选择最优的步长；

S4、通过数据输出模块输出数据。

本发明的有益效果：通过借助FPGA模块，采用中值滤波器来滤 除噪声，计算不同步长下的中值，通过分析噪声信息，自适应选择最 优步长的中值滤波结果。本发明应用于实时原始图像数据的降噪，具 有实现复杂度低、降噪性能好的特点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面 将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描 述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来 讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的 附图。

图1是根据本发明实施例所述的一种基于FPGA的图像降噪处理 方法的示意图；

图2是根据本发明实施例所述的一种基于FPGA的图像降噪处理 方法的应用模块示意图。

具体实施方式