[发明专利]半导体器件及其制造方法

说明书

本发明实施例提供了一种半导体器件及其制造方法。在实施例中，在开口内形成第一成核层，从而用于后栅工艺。处理第一成核层以通过将第一成核层暴露于与氧反应的前体以形成气体来去除不期望的氧。然后形成第二成核层，并且用块状导电材料填充开口的剩余部分。本发明实施例涉及半导体器件及其制造方法。

技术领域

本发明实施例涉及半导体器件及其制造方法。

背景技术

半导体器件用于例如，诸如个人计算机、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。

半导体产业通过最小部件尺寸的不断减小来持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许在给定的区域中集成更多的组件。然而，随着最小部件尺寸减小，出现了应该解决的额外的问题。

发明内容

根据本发明的一个实施例，提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成伪栅极堆叠件；去除所述伪栅极堆叠件以形成第一开口；在所述第一开口内沉积栅极电介质；在所述第一开口内且在所述栅极电介质上方沉积第一成核层；处理所述第一成核层以去除氧；以及沉积导电材料以填充所述第一开口的剩余部分。

根据本发明的另一实施例，还提供了一种制造半导体器件的方法，所述方法包括：去除伪栅电极材料以在衬底上方的介电材料中形成开口；在所述开口内沉积第一含金属材料；在所述开口内沉积第二含金属材料，所述第二含金属材料不同于所述第一含金属材料；在所述第二含金属材料上沉积第一阻挡材料；在所述第一阻挡材料上沉积第一成核层；从所述第一成核层的表面去除氧，使得所述氧降低至低于0.1％的原子浓度；在所述第一成核层上沉积第二成核层；以及用导电材料填充所述开口的剩余部分。

根据本发明的又一实施例，还提供了一种半导体器件，包括：第一介电材料，位于衬底上方，其中，所述第一介电材料的外表面的相对侧壁具有大于6的纵横比；第一导电材料，邻近所述第一介电材料，所述第一导电材料包括第一金属；第二导电材料，邻近所述第一导电材料，所述第二导电材料不同于所述第一导电材料；阻挡材料，邻近所述第二导电材料；第一成核层，邻近所述阻挡材料；以及第二成核层，邻近所述第一成核层，其中，所述第一成核层在邻近所述第一成核层和所述第二成核层之间的边界处具有大于零但小于0.1％的氧的原子浓度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据一些实施例形成finFET器件的工艺中的步骤。

图2示出根据一些实施例形成源极/漏极区。

图3A至图3B示出根据一些实施例形成第一成核层。

图4A至图4B示出根据一些实施例处理第一成核层。

图5A至图5B示出根据一些实施例形成第二成核层和块状材料。

图6A至图6B示出根据一些实施例的平坦化和覆盖工艺。

具体实施方式