[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供基底，包括衬底和位于衬底上的鳍部，基底上形成有层间介质层，层间介质层内形成有露出部分基底的栅极开口，栅极开口侧壁上形成有侧墙；对远离基底一侧的部分高度的侧墙侧壁进行减薄处理，未进行减薄处理的侧墙的顶部至多与鳍部顶部齐平；在减薄处理后，在栅极开口的底部和侧壁形成栅介质层；在栅介质层上形成无定型硅层；形成无定型硅层后，对基底进行退火处理；在退火处理后，去除无定型硅层。本发明对远离基底一侧的部分高度的侧墙侧壁进行减薄处理，且未进行减薄处理的侧墙的顶部至多与鳍部顶部齐平，从而降低去除无定型硅层后发生无定型硅层残留问题的概率。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的半导体结构的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述基底上形成有层间介质层，所述层间介质层内形成有露出部分所述基底的栅极开口，所述栅极开口侧壁上形成有侧墙；对远离所述基底一侧的部分高度的所述侧墙侧壁进行减薄处理，且未进行所述减薄处理的侧墙的顶部至多与所述鳍部顶部齐平；在所述减薄处理后，在所述栅极开口的底部和侧壁形成栅介质层；在所述栅介质层上形成无定型硅层；形成所述无定型硅层后，对所述基底进行退火处理；在所述退火处理后，去除所述无定型硅层。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及位于所述衬底上分立的鳍部；层间介质层，位于所述基底上，且所述层间介质层内具有露出部分所述基底的栅极开口；侧墙，至少位于所述栅极开口靠近所述基底一侧的部分侧壁上，且靠近所述基底一侧的所述侧墙顶部至多与所述鳍部顶部齐平；栅介质层，位于所述栅极开口的底部和侧壁上。

与现有技术相比，本发明的技术方案具有以下优点：

在形成栅极开口后，对远离所述基底一侧的部分高度的侧墙侧壁进行减薄处理，且未进行所述减薄处理的侧墙的顶部至多与所述鳍部顶部齐平，从而减小所述栅极开口的深宽比、增大所述鳍部顶部位置处的空间大小，相应增大后续去除无定型硅层的工艺窗口(Process Window)，降低去除所述鳍部和相邻层间介质层之间的无定型硅层的工艺难度，进而降低去除所述无定型硅层后发生无定型硅层残留问题的概率，相应提高所形成半导体结构的性能。

可选方案中，对远离所述基底一侧的部分高度的所述侧墙侧壁进行减薄处理后，未进行所述减薄处理的侧墙的顶部低于所述鳍部顶部，从而增大所述鳍部与相邻层间介质层之间的空间大小，进而有利于进一步降低发生无定型硅层残留问题的概率。

可选方案中，在所述减薄处理后，远离所述基底一侧的部分高度的所述侧墙被去除，从而进一步减小所述栅极开口的深宽比、增大所述鳍部顶部位置处的空间大小，进而有利于进一步降低发生无定型硅层残留问题的概率。