[发明专利]三维存储器的制作方法

说明书

一种三维存储器的制作的方法，采用一步干蚀刻法，包括：蚀刻顶层多晶硅，停留在氮化物上；然后蚀刻硬掩膜SiN层，停留在氧化物上。其中蚀刻剂需要对SiN与氧化物具有高选择性，以使得氧化物的损失小于50埃。通过采用一步干蚀刻法，减少CMP的使用，以及取代通过湿蚀刻除去硬掩膜SiN，有利于消除了CMP工艺中的负载效应引起的不同阵列区域厚度的变化，同时有利于简化工艺，降低成本。

技术领域

本发明涉及一种三维存储器的制作方法，尤其涉及一种去除沟道通孔的多晶硅层和硬掩膜层的方法。

背景技术

蚀刻技术是半导体制备中常使用的技术。蚀刻是将材料使用化学反应或物理撞击作用而移除的技术。蚀刻技术可以分为湿蚀刻和干蚀刻两类。湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。

化学机械研磨(CMP；Chemical Mechanical Polishing)为半导体晶片的一种平坦化工艺，特别是用在填沟工艺中。化学机械研磨亦称为化学机械抛光，其原理是化学腐蚀作用和机械去除作用相结合的加工技术，是目前机械加工中唯一可以实现表面全局平坦化的技术。CMP利用物理与化学上的协同作用来研磨晶片研磨时将晶片放置在研磨垫上，从晶背施加压力，并使晶片与研磨垫作反向旋转，而带有研磨粒子与反应性化学成份的研磨浆在研磨时被配输到研磨垫表面。CMP可以真正达到晶片表面全面性的平坦化。

研磨制程根据研磨对象不同主要分为：硅研磨(Poly CMP)、硅氧化物研磨(Silicon oxide CMP)、碳化硅研磨(Silicon carbide CMP)、钨研磨(W CMP)和铜研磨(CuCMP)。化学机械研磨技术综合了化学研磨和机械研磨的优势。单纯的化学研磨，表面精度较高，损伤低，完整性好，不容易出现表面/亚表面损伤，但是研磨速率较慢，材料去除效率较低，不能修正表面型面精度，研磨一致性比较差；单纯的机械研磨，研磨一致性好，表面平整度高，研磨效率高，但是容易出现表面层/亚表面层损伤，表面粗糙度值比较低。化学机械研磨吸收了两者各自的优点，可以在保证材料去除效率的同时，获得较完美的表面，得到的平整度比单纯使用这两种研磨要高出1-2个数量级，并且可以实现纳米级到原子级的表面粗糙度。

然而CMP工艺会有图案化效应的问题。当图案密度不同时会有所谓的“微负载效应(micro-loading effect)”，因而降低图案尺寸的一致性。微负载效应是当同时蚀刻或研磨高密度图案与低密度图案时，由于两个区域的蚀刻/研磨速率不同所造成。因为蚀刻/研磨的反应在不同图案密度的区域变得局部过高或过低，加上大量的蚀刻反应产物无法顺利排出，使得蚀刻速率不一致。当图案的密度差异很大时，会使研磨后的膜厚产生极大的差异。上述的不一致会造成所谓的碟化(dishing)效应，碟化指低图案密度的位置，因为其研磨速率大于高图案密度区，因而形成碟状的表面。

如图1所示，现有技术去除沟道通孔的多晶硅层和硬掩膜层的方法，包括在硬掩膜SiN层1的表面及接触孔内沉积一定深度的多晶硅层2，其中硬掩膜SiN层在硬掩膜氧化物层3之上；然后如图2所示，采用化学机械研磨法除去硬掩膜SiN上以及接触孔之内的多晶硅层2，并使得接触孔内的多晶硅层2与SiN硬掩膜层1齐平；然后，如图3所示，再采用湿蚀刻法除去SiN硬掩膜层1；然后，如图4所示，再次采用化学机械研磨法使得接触孔内的多晶硅2与去除SiN硬掩膜后的氧化物硬掩膜层高度齐平，实现多晶硅层和硬掩膜层的去除。