[发明专利]信号延迟的补偿方法、装置及计算机设备

权利要求书

1.一种信号延迟的补偿方法，其特征在于，应用于PCB印制电路板，包括以下步骤：

对所述PCB印制电路板上的信号线进行分组，并确定组间信号线的第一长度误差均值；

将所述第一长度误差均值、所述PCB印制电路板的层叠参数、以及待仿真信号输入信号完整性仿真应用，得到仿真结果；

基于所述仿真结果中同步信号的时序偏差确定每组信号线的延时长度；

基于所述延时长度对所述每组信号线中的信号线长度作等长匹配处理，以对所述PCB印制电路板的信号延迟进行补偿。

2.如权利要求1所述的信号延迟的补偿方法，其特征在于，还包括：

重新确定所述等长匹配处理后的多组信号线的组间信号线的长度误差均值，并将所述长度误差均值作为第二长度误差均值；

基于所述第二长度误差均值对所述第一长度误差均值进行更新；

根据更新后的长度误差均值对所述PCB印制电路板的信号延迟进行补偿。

3.如权利要求1所述的信号延迟的补偿方法，其特征在于，所述基于所述仿真结果中同步信号的时序偏差确定每组信号线的延时长度，包括：

直接根据所述仿真结果中同步信号的时序偏差，确定所述每组信号线对应的延时长度。

4.如权利要求1所述的信号延迟的补偿方法，其特征在于，所述确定组间信号线的第一长度误差均值，包括：

对所述每组信号线，确定其中的目标信号线，以及确定所述目标信号线的长度作为目标长度；

确定所述每组信号线中，除所述目标信号线之外的信号线的长度和所述目标长度的差值，得到多个差值；

对所述多个差值求平均值，并将得到的平均值作为与所述每组信号线对应的第三长度误差均值；

对多组信号线中，每组信号线对应的第三长度误差均值再次求平均值，将再次求平均得到的平均值作为所述组间信号线的第一长度误差均值。

5.如权利要求3所述的信号延迟的补偿方法，其特征在于，所述基于所述延时长度对所述每组信号线中的信号线长度作等长匹配处理，包括：

直接根据与所述每组信号线对应的延时长度，对所述每组信号线中的每条信号线长度作等长匹配处理。

6.一种信号延迟的补偿装置，其特征在于，应用于PCB印制电路板，包括：

分组模块，用于对所述PCB印制电路板上的信号线进行分组，并确定组间信号线的第一长度误差均值；

仿真模块，用于将所述第一长度误差均值、所述PCB印制电路板的层叠参数、以及待仿真信号输入信号完整性仿真应用，得到仿真结果；

第一确定模块，用于基于所述仿真结果中同步信号的时序偏差确定每组信号线的延时长度；

延迟补偿模块，用于基于所述延时长度对所述每组信号线中的信号线长度作等长匹配处理，以对所述PCB印制电路板的信号延迟进行补偿。

7.如权利要求6所述的信号延迟的补偿装置，其特征在于，还包括：

第二确定模块，用于重新确定所述等长匹配处理后的多组信号线的组间信号线的长度误差均值，并将所述长度误差均值作为第二长度误差均值；

更新模块，用于基于所述第二长度误差均值对所述第一长度误差均值进行更新；

所述延迟补偿模块，还用于根据更新后的长度误差均值对所述PCB印制电路板的信号延迟进行补偿。

8.一种非临时性计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-5中任一项所述的信号延迟的补偿方法。

9.一种计算机设备，包括壳体、处理器、存储器、电路板和电源电路，其中，所述电路板安置在所述壳体围成的空间内部，所述处理器和所述存储器设置在所述电路板上；所述电源电路，用于为所述计算机设备的各个电路或器件供电；所述存储器用于存储可执行程序代码；所述处理器通过读取所述存储器中存储的可执行程序代码来运行与所述可执行程序代码对应的程序，以用于执行：

对PCB印制电路板上的信号线进行分组，并确定组间信号线的第一长度误差均值；

将所述第一长度误差均值、所述PCB印制电路板的层叠参数、以及待仿真信号输入信号完整性仿真应用，得到仿真结果；

基于所述仿真结果中同步信号的时序偏差确定每组信号线的延时长度；

基于所述延时长度对所述每组信号线中的信号线长度作等长匹配处理，以对所述PCB印制电路板的信号延迟进行补偿。