[发明专利]与微代码指令有关的设备及方法

说明书

本发明包含与微代码指令有关的设备及方法。一种实例设备包括存储微代码指令集合的存储器。所述集合中的每一微代码指令可包括第一字段及第二字段，第一字段包括数个控制数据单元，第二字段包括数个类型选择数据单元。所述集合中的每一微代码指令可具有由所述数个类型选择数据单元的值定义的特定指令类型，且对应于所述数个控制数据单元的特定功能可基于所述特定指令类型而改变。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说涉及与微代码指令有关的设备及方法。

背景技术

存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未被供电时留存所存储数据而提供永久性数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM))等。

计算系统通常包含可检索及执行指令的数个处理资源(例如，一或多个处理器)。执行指令可涉及各种操作的执行，例如，可包含将结果存储到合适的位置。指令可为微代码指令的形式，其可存储在可由处理资源存取的存储器(例如，只读存储器(ROM)、RAM等)中。处理器可包括数个功能单元，举例来说，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块，所述功能单元可用于执行微代码指令以执行各种操作。作为实例，每一微代码指令可包括用于控制计算系统(例如，ALU、寄存器、I/O电路等)内的各种组件的数个数据单元(例如，位)。例如，微代码指令可将较高级机器代码转化为电路级操作序列。在各种实例中，单个微代码指令可指定数个特定操作。例如，单个微代码指令的位可指示ALU的数个设置(例如，ALU的进位输入是否被设置为零、是否针对二进制补码函数设置ALU等)、ALU内的更新状态旗标，指示要存储结果的特定寄存器，可指示下一个微代码指令的位置，指示微代码指令的奇偶校验，及/或可指示寄存器集合中的哪个特定寄存器耦合到ALU等以及各种其它功能。以此方式，可执行微代码指令集合的各种序列来执行数个基本操作，其可包含(例如)经由例如AND、OR、NOT、NAND、NOR及XOR的数个逻辑运算以及反相(例如，二进制反相)对数据(例如，操作数)执行例如算术运算(例如，加法、减法、乘法、除法等)的操作。

例如，微代码指令的大小(例如，位数)可取决于特定计算系统而变化。例如，为了使微代码指令控制计算系统(或其特定部分)内的所有期望功能，每一微代码指令可包括特定数目的控制数据单元(例如，90位、108位、160位等)。因而，微代码指令大小可影响在计算系统内存储及/或执行微代码所需的存储器的总量。

发明内容

附图说明

图1A是根据本发明的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图1B是根据本发明的数个实施例的图1A中所示的控制器的更多细节的框图。

图1C是根据本发明的数个实施例的图1A中所示的主机的更多细节的框图。

图2A说明根据先前方法的微代码指令。

图2B说明根据本发明的数个实施例的微代码指令。

图3说明根据本发明的数个实施例的具有不同数目的类型选择数据单位的数个微代码指令。

图4是说明根据本发明的数个实施例的感测电路的示意图。

图5是说明根据本发明的数个实施例的感测电路的示意图。

图6是说明根据本发明的数个实施例的由感测电路实施的可选逻辑运算结果的逻辑表。