[发明专利]一种阵列基板、其驱动方法及显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、其驱动方法及显示装置。

背景技术

在现有的TFT-LCD(Thin Film Transistor-Liquid Crystal Display，开关晶体管-液晶显示器)显示装置中，数据线上的信号由驱动芯片输出到数据线上，通过开关晶体管给每个像素单元充电。传统的阵列基板设计中，一个像素单元由一条数据线提供信号充电，由于数据线上的电容负载和电阻负载无可避免，会让数据线上的信号到达预期电压的时间有延迟，延迟的大小由电容负载和电阻负载的大小决定，因此，通常像素单元的实际充电时间要小于理想的充电时间。

同时，为了防止液晶极化，每个像素单元上的电压需要极性反转，所以数据线上的信号也需要进行极性反转。例如，数据线上的信号正负电压为±5V，在极性反转的时候，充电电压需要变化10V，数据线上的信号延迟会减小充电的时间。随着显示装置的分辨率越来越高，每个像素单元充电的时间也越来越短，对充电时间的要求也越来越高。数据线上的信号延迟太大，会造成充电不足，像素单元不能达到预期的电压，显示装置显示的图像颜色异常。

综上所述，现有的TFT-LCD显示装置中，一个像素单元由一条数据线提供信号充电，充电时需要进行极性反转，数据线上的延迟时间较长，影响像素单元的充电时间。

发明内容

本发明的目的是提供一种阵列基板、其驱动方法及显示装置，用以解决现有的TFT-LCD显示装置中，一个像素单元由一条数据线提供信号充电，充电时需要进行极性反转，数据线上的延迟时间较长，影响像素单元的充电时间的问题。

本发明实施例提供的一种阵列基板，包括：呈阵列排布的若干个像素单元，每一列像素单元中的所有像素单元均连接到两条数据线上，且每一行像素单元中的所有像素单元均连接到两条栅极线上；其中，

每一列像素单元中的每个像素单元均分别通过一个第一开关晶体管与第一数据线电连接，且每一列像素单元中每个像素单元均分别通过一个第二开关晶体管与第二数据线电连接；

每一行像素单元中的每个像素单元连接的所述第一开关晶体管的栅极均连接到第一栅极线上，且每一行像素单元中每个像素单元连接的所述第二开关晶体管的栅极均连接到第二栅极线上；

所述第一数据线和所述第二数据线分别位于所述每列像素单元的两侧，且所述第一数据线和所述第二数据线上的驱动电压的极性相反、且所述驱动电压的幅值相等。

较佳的，每一行像素单元连接的所述第一栅极线和所述第二栅极线均位于所述像素单元的同一侧。

较佳的，位于相邻两列像素单元之间的两条数据线上的驱动电压的极性相同。

较佳的，每条所述第一数据线均通过一个第三开关晶体管与驱动芯片电连接，且所有所述第一数据线对应的所述第三开关晶体管的栅极均电连接到第一信号线上；

其中，所述第一信号线用于为所述第三开关晶体管提供开启信号。

较佳的，每条所述第二数据线均通过一个第四开关晶体管与驱动芯片电连接，且所有所述第二数据线对应的所述第四开关晶体管的栅极均电连接到第二信号线上；

其中，所述第二信号线用于为所述第四开关晶体管提供开启信号。

较佳的，所述驱动芯片能够分别为所述第一数据线和所述第二数据线提供极性相反、且幅值相等的驱动电压。

本发明实施例提供的一种显示装置，该显示装置包括本发明实施例提供的上述任一阵列基板。

本发明实施例提供的一种本发明实施例提供的上述任一阵列基板的驱动方法，该方法包括：

向所有第一数据线输出第一周期脉冲信号，以及向至少一行像素单元所连接的第一栅极线输出第一时间长度的开启信号，当与所述第一栅极线电连接的第一开关晶体管开启时，通过所述第一开关晶体管对所述一行像素单元进行第一次充电；

在所述第一次充电完成后，向所有第二数据线输出第二周期脉冲信号，以及向所述一行像素单元所连接的第二栅极线输出第二时间长度的开启信号，当与所述第二栅极线电连接的第二开关晶体管开启时，通过所述第二开关晶体管对所述一行像素单元进行第二次充电；

其中，所述第一周期脉冲信号和所述第二周期脉冲信号的脉冲周期和脉冲幅值均相等；所述第一周期脉冲信号和所述第二周期脉冲信号中一个为正脉冲信号，另一个为负脉冲信号；所述第一时间长度和所述第二时间长度相等、且均等于半个所述脉冲周期。

较佳的，所述向所有第一数据线输出第一周期脉冲信号，包括：