[发明专利]一种3D NAND闪存结构及其制作方法

说明书

本发明提供了一种3D NAND闪存结构及其制作方法，所述方法包括以下步骤，提供具有接触孔的衬底；采用原子层沉积的方法于接触孔中非均匀的进行氧化物充填，以形成充填氧化物层；回刻所述充填氧化物层；采用原子层沉积的方法于接触孔中非均匀的进行插塞氧化物充填，以在所述接触孔内形成中间空隙；对所述插塞氧化物进行平坦化处理，以露出所述衬底堆叠结构最上层的氮化硅层；回刻所述插塞氧化物，以形成沟槽底部平整的多晶硅的沉积沟槽；沉积多晶硅以形成插塞多晶硅。本发明的3D NAND闪存产品具有较大中间空隙和均匀的插塞多晶硅形貌，从而提高3D NAND产品的电性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法，特别是一种能够获得较大中间空隙和具有均匀的插塞多晶硅形貌的3D NAND制作方法，从而提高3D NAND产品的电性能。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。

目前，在3D NAND结构的制备工艺中，如图1a～1f所示，包括如下步骤：首先，采用原子层沉积(Atomic Layer Deposition，简称ALD)的方法于接触孔(Channel Hole)中第一次充填均匀氧化物1(参见图1a)；其次，第一次回刻(Recess Etch Back)该氧化物1并进行湿法清洗(Wet Clean)，以于接触孔中形成氧化层2，且氧化层具有纵截面轮廓上大下小的开口，例如该开口为上大下小，纵截面轮廓呈锥形的开口(Taper Profile)(参见图1b)；之后，采用原子层沉积(Atomic Layer Deposition，简称ALD)的方法于接触孔(ChannelHole)中第二次充填氧化物1，以在接触孔(Channel Hole)内形成中间空隙(Middle Void)3(参见图1c)；随后，再次回刻(Recess Etch Back)充填氧化物1，以在接触孔(ChannelHole)上方形成倒梯形的凹槽4(参见图1d)；随后，进行湿法清洗(Wet Clean)以充分暴露所述凹槽处接触孔侧壁的多晶硅沉积层5(参见图1e)；最后，沉积多晶硅以形成多晶硅插塞(Plug Poly)6(参见图1f)。

然而在上述工艺中，存在以下问题：第一，为形成多晶硅插塞的步骤多达9-11个步骤，很难一一进行控制以更好的形成多晶硅插塞；第二，由于充填氧化物采用原子层沉积(ALD)，充填氧化物将会均一覆盖接触孔而限制形成较大的中间空隙(Middle Void)；第三，第二次的回刻步骤后形成凹槽的纵截面形状为倒梯形，必须通过过量的湿法清洗工艺(例如DHF湿法清洗)，才能将接触孔侧壁残留的氧化物予以清除，而湿法清洗工艺是各向同性的，很难控制在清洗侧壁残留的同时而减少凹槽底壁的清洗，经常会将凹槽中间的填充氧化物蚀刻成鸟嘴状，从而最终造成难以控制插塞多晶硅的底部形成，最终影响整个3D NAND产品的电性能。

因此，如何有效控制氧化物的充填和刻蚀，进行有效控制插塞多晶硅的高度、形貌和均匀性，一直为本领域技术人员所致力研究的方向。

发明内容