[发明专利]3D NAND闪存结构中晶圆的叠合连接工艺

说明书

本发明提供了一种3D NAND闪存结构中晶圆连接的叠合连接工艺，包括以下步骤：提供两个晶圆结构；进行预处理，具体为对所述两个晶圆结构的叠合连接面进行预处理以粗糙化所述叠合连接面；将所述两个晶圆结构的叠合连接面叠合并将所述两个晶圆结构连接为一体结构。通过对叠合连接面进行等离子体处理，获得相对粗糙的叠合连接表面，以增加叠合连接后的界面键合力；采用离子注入对叠合连接面进行离子掺杂，减小叠合连接表面之间导电介质的接触电阻；通过对叠合连接后的一体结构进行退火处理，加速界面处的原子扩散，从而增加叠合连接后的界面键合力；通过本发明上述工艺，能够增强多个叠合晶圆连接界面的键合力，进而提高3D NAND闪存结构的产品性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作方法，特别是一种能够增强3D NAND闪存结构中晶圆连接时键合力，同时降低导电介质接触电阻的晶圆的叠合连接工艺。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执行编程和擦除操作，且ONOS型闪存器件具有很薄的单元，并且便于制造。

然而随着3D NAND闪存中O/N(Oxide/Nitride)堆叠结构的层叠数目越来越多，使得在三维存储器中形成通刻蚀沟道的难度越来越大，目前常规的沟道刻蚀工艺中可以支持小于73对N/O(Nitride/Oxide)层叠数目，虽然也有支持大于73对N/O(Nitride/Oxide)层叠数目的沟道刻蚀工艺，但是这种工艺的成本非常昂贵，严重制约了3D NAND闪存技术的发展。不仅如此，同样基于上面的原因，在沟道底部中进行的硅的外延生长及之前的预处理、硅外延层的离子注入和离子注入掺杂形成硼硅酸盐玻璃层(BSG)等等工艺步骤，也同样随着N/O(Nitride/Oxide)层叠数目的不断增加而变得越来越困难，进而导致很多问题，比如沟道关键尺寸(CH CD)难以控制而出现弯曲形貌(Bowing Profile)、未清洗干净沟道底部界面引起的硅外延层的不均匀和空位、刻蚀沟道侧壁堆叠结构时的刻蚀不足等等。不仅如此，由于沟道侧壁堆叠结构ONOP的制备工艺中会产生大量的热，而这些热量会严重影响硼硅酸盐玻璃层(BSG)以及硅外延层的离子注入效果。以上这些问题都会影响沟道的制备以及最终3D NAND闪存的性能。

为了解决上述问题，经常采用将相同或者不同的多个晶圆叠合连接在一起，具体的，如图1a-c，现有技术中3D NAND闪存结构的晶圆叠合连接工艺中主要包括了以下步骤：

S1：参见图1a，提供两个连接晶圆1；

S2：参见图1b，平坦化所述两个连接晶圆1的表面以获得连接面2；

S3：参见图1c，将所述两个连接晶圆1的连接面2叠合连接以形成一体结3；

S4：对叠合连接后的所述一体结构进行退火，形成原子扩散层4，以提高界面的键合力。

然而上述工艺种，平坦化后的连接面2非常光滑，使得连接面在相互靠近结合的过程中受到很大的阻力，同时还会降低叠合连接后界面的键合力，从而影响叠合连接的效果，并最终影响3D NAND闪存结构的产品性能。