[发明专利]存储单元、器件、存储单元阵列及其操作方法

说明书

本申请公开了一种存储单元、器件、存储单元阵列及其操作方法，涉及存储器技术领域。存储单元包括：第一二极管、与第一二极管间隔开的第二二极管、底电极、顶电极以及位于底电极和顶电极之间的数据存储材料层。第一二极管包括：在衬底中的第一阱区；第一N型掺杂区，与第一阱区邻接且连接至位线；以及第一P型掺杂区，与第一阱区邻接且与第一N型掺杂区间隔开。第二二极管包括：在衬底中的第二阱区，与第一阱区的导电类型相同；第二N型掺杂区，与第二阱区邻接；以及第二P型掺杂区，与第二阱区邻接且连接至复位线，并且与第二N型掺杂区间隔开。底电极分别连接至第一P型掺杂区和第二N型掺杂区。顶电极连接至字线。本申请能够增大置位电流和复位电流。

技术领域

本申请涉及存储器技术领域，尤其涉及一种存储单元、器件、存储单元阵列及其操作方法。

背景技术

对于阻变存储器(RRAM)或相变存储器(PCRAM)来说，1T1R(1个晶体管和1个阻变或相变存储器)的阵列架构是常用的阵列架构。与1T1R的阵列架构相比，2D1R(2个二极管和1个阻变或相变存储器)的阵列架构可以获得更高的工作电流、更低的泄流电流以及更高的阵列密度。

现有的一种2D1R阵列架构中，2个二极管中的第一个二极管包括P+掺杂区和N阱，也即，PN结形成在P+掺杂区和N阱的界面处；2个二极管中的第二个二极管包括N+掺杂区和P阱，也即，PN结形成在N+掺杂区和P阱的界面处。这样的2D1R阵列架构中，第一个二极管的N阱作为位线(bit line)，第二个二极管的P阱作为复位线(reset line)。

然而，本申请的发明人发现：上述2D1R阵列架构的置位电流(setcurrent)和复位电流(reset current)比较小。

因此，有必要提出一种实现2D1R的阵列架构的方案，能够增大置位电流和复位电流。

发明内容

本申请的一个目的在于增大置位电流和复位电流。

根据本申请的一方面，提供了一种存储单元，包括：第一二极管、与所述第一二极管间隔开的第二二极管、底电极、顶电极以及位于所述底电极和所述顶电极之间的数据存储材料层。第一二极管包括：在衬底中的第一阱区；第一N型掺杂区，与所述第一阱区邻接且连接至位线；以及第一P型掺杂区，与所述第一阱区邻接且与所述第一N型掺杂区间隔开。第二二极管包括：在所述衬底中的第二阱区，与所述第一阱区的导电类型相同；第二N型掺杂区，与所述第二阱区邻接；以及第二P型掺杂区，与所述第二阱区邻接且连接至复位线，并且与所述第二N型掺杂区间隔开。底电极分别连接至所述第一P型掺杂区和所述第二N型掺杂区。顶电极连接至字线。

在一个实施例中，所述数据存储材料层包括相变材料层或阻变材料层。

在一个实施例中，所述存储单元还包括：第一隔离结构，从所述衬底的表面延伸到所述第一阱区中；其中，所述第一P型掺杂区和所述第一N型掺杂区被所述第一隔离结构间隔开。

在一个实施例中，所述存储单元还包括：第二隔离结构，从所述衬底的表面延伸到所述第二阱区中；其中，所述第二P型掺杂区和所述第二N型掺杂区被所述第二隔离结构间隔开。

在一个实施例中，所述存储单元还包括：第三隔离结构，从所述衬底的表面延伸到所述第一阱区和所述第二阱区以下的衬底中；其中，所述第一二极管和所述第二二极管被所述第三隔离结构间隔开。

在一个实施例中，所述存储单元还包括：在所述第一阱区和所述第二阱区下的场氧化区；其中，所述场氧化区的导电类型与所述第一阱区和所述第二阱区的导电类型不同。

在一个实施例中，所述第一阱区和所述第二阱区的导电类型为N型；所述场氧化区的导电类型为P型。

在一个实施例中，所述第一阱区和所述第二阱区的导电类型为P型；所述场氧化区的导电类型为N型。