[发明专利]防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存

说明书

本发明提供了防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存，所述方法包括，在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；从而防止电荷产生，防止磷酸刻蚀过程中发生电化学反应而对SEG造成损坏。进而可以防止3D结构的崩塌，并且降低BSG失效率；获得更高的产品收得率。

技术领域

本发明涉及半导体制造领域，尤其涉及一种防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存。

背景技术

为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，具有三维(3D)结构的存储器件今年来的研究逐渐升温，通过将存储器单元三维地布置在衬底之上来提高集成密度。

3D NAND闪存，如图1-3所示，包括周边器件区域1-1和核心台阶堆叠区域1-2，核心台阶堆叠区域1-2包括有沟道孔2-1和栅极线槽3-1；上述结构通常包括如下制备进程：

S1：周边器件的制备；

S2：核心区域台阶堆叠结构的制备；

S3：核心区域沟道孔的制备；

S4：核心区域栅极线槽的制备；

S5：利用栅极线槽通过磷酸(H₃PO₄)刻蚀去除堆叠结构中的牺牲介质层氮化物。

其中S5步骤中，硅不会被磷酸通过化学反应刻蚀，但当电化学反应条件存在时，硅会被刻蚀，其化学反应过程、电化学反应过程和刻蚀过程原理如图4所示，图中4-1为化学氧化过程，4-2为电化学氧化过程，4-3为刻蚀反应过程，反应式如下：

≡Si-H+H₂O→Si-OH+2H⁺+2e^- (1)

(≡Si)₃Si-OH+3H₂O→3(≡Si-H)+Si(OH)₄ (2)

其中，式(1)为电化学氧化反应条件存在时的反应过程，式(2)为蚀刻过程。

此时，衬底分子是活跃态，会与自由电子直接反应，导致Si-H的随机热分解，该与衬底分子的反应导致在导带(conduction band，CB)中产生两个电子；额外电源施加的阳极电位以及相对的电极将驱动第一个自由电子离开表面进入导带中，这一过程在水分子(H₂O)攻击下易于发生，并且在湿刻蚀过程中加速进行，由于这一分解留下了与水反应的充足空间——此时与水的反应涉及一个分子，而不是化学氧化条件下的两个——并且该反应可以在任何位置发生，因此，电化学氧化过程是相当无选择性的，即各项同性的(尽管由于双电子注入需要更高的激活能)。因此，各项异性的程度取决于化学和电化学氧化的发生进行比例并且随着附加电位而发生改变。

现有技术中，周边区域器件的制备过程中衬底背面的膜形成和去除过程如图5a-c所示，具体为：

S1：参考图5a，在低压区(LV)器件制备后在衬底5-1表面生成一层SiO₂薄膜5-2；

S2：参考图5b，沉积周边区域栅极多晶硅；在衬底背面形成多晶硅膜5-3，采用等离子增强化学气相沉积周边区域栅极硬掩膜，用HF或HNO3对衬底背面进行清洗，以及栅极阻挡层的湿法刻蚀去除，使得SiO₂薄膜5-2和沉积周边区域栅极多晶硅时在衬底背面生成的多晶硅膜5-3被去除，如图5c所示；