[发明专利]用于应力泄漏测量的电路和操作包括晶体管的器件的方法

权利要求书

1.一种用于应力泄漏测量的电路，包括：

栅极驱动电路；

输出晶体管，所述输出晶体管具有耦接在电源节点与输出节点之间的第一负载路径和耦接至所述栅极驱动电路的栅极；

常通晶体管，所述常通晶体管包括耦接至所述栅极驱动电路并耦接至所述输出晶体管的栅极的第二负载路径；

上拉器件，所述上拉器件耦接在所述常通晶体管的栅极与上拉节点之间；以及

偏置电路，所述偏置电路耦接至所述常通晶体管的栅极，其中，

所述输出晶体管被配置成：当对耦接至所述输出晶体管的栅极的电流测试节点施加测量电压并且对所述常通晶体管的栅极施加关断电压时，在测试模式下提供测试泄漏电流；以及

所述栅极驱动电路被配置成：当所述常通晶体管的栅极的电压经由所述上拉器件被上拉至所述上拉节点的电压时，在正常操作模式下向所述输出晶体管的栅极提供栅极驱动电压。

2.根据权利要求1所述的电路，其中，

所述上拉器件包括电阻器，以及

所述常通晶体管包括耗尽型MOS晶体管。

3.根据权利要求2所述的电路，其中，所述耗尽型MOS晶体管是NMOS晶体管。

4.根据权利要求1所述的电路，还包括：

耦接至所述常通晶体管的栅极的第一电压发生器，所述第一电压发生器被配置成提供所述关断电压；以及

耦接至所述电流测试节点的第二电路，所述第二电路包括被配置成提供所述测量电压的第二电压发生器和被配置成测量所述测试泄漏电流的电流测量电路。

5.根据权利要求4所述的电路，其中，所述第一电压发生器提供所述关断电压，同时所述第二电压发生器提供所述测量电压并且所述电流测量电路测量所述测试泄漏电流。

6.根据权利要求5所述的电路，其中，当所述测试泄漏电流大于参考电流时，所述电路被分类为具有缺陷。

7.根据权利要求4所述的电路，其中，所述第一电压发生器和所述第二电路是自动测试设备ATE的电路。

8.根据权利要求4所述的电路，其中，所述第一电压发生器和所述第二电路是具有相同集成电路的电路。

9.根据权利要求4所述的电路，其中，

所述测试泄漏电流为负，

所述关断电压为负，以及

所述测量电压为零。

10.根据权利要求1所述的电路，其中，

所述输出晶体管包括NMOS晶体管，所述NMOS晶体管具有第二漏极和耦接至地的第二源极；以及

所述栅极驱动电路包括：

耦接至所述栅极驱动电路的输出端的第三晶体管，以及

耦接至所述栅极驱动电路的输出端的第四晶体管。

11.根据权利要求1所述的电路，其中，

所述输出晶体管是PMOS晶体管；以及

所述栅极驱动电路包括：

耦接至所述栅极驱动电路的输出端的第三晶体管，以及

耦接至所述栅极驱动电路的输出端的第四晶体管。

12.根据权利要求11所述的电路，其中，

所述第二负载路径耦接在所述栅极驱动电路与所述输出晶体管的电源节点之间；以及

所述上拉节点包括所述电源节点。

13.根据权利要求11所述的电路，其中，所述第二负载路径耦接在所述栅极驱动电路与所述输出晶体管的栅极之间。

14.根据权利要求1所述的电路，其中，

所述输出晶体管是PMOS晶体管；以及

所述栅极驱动电路包括耦接至所述栅极驱动电路的输出端的第三晶体管，所述第三晶体管被配置成将极化电流镜像到所述第一负载路径中。