[发明专利]半导体器件及其制造方法

说明书

在一种制造包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路的半导体器件的方法中，在存储单元区域和外围区域中的衬底上方形成掩模层。在外围区域上方形成抗蚀剂掩模。通过使用抗蚀剂掩模作为蚀刻掩模，图案化存储单元区域中的掩模层。在存储单元区域中蚀刻衬底。在蚀刻衬底之后，形成存储单元区域中的存储单元结构和用于逻辑电路的栅极结构。形成介电层以覆盖存储单元结构和栅极结构。在介电层上执行平坦化工艺。在平坦化操作期间平坦化存储单元结构的上部部分。本发明的实施例还涉及一种半导体器件。

技术领域

本公开涉及半导体集成电路，更具体地涉及包括非易失性存储单元和外围器件的半导体器件及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本过程中已经进入纳米技术工艺节点，就光刻操作而言，控制下面的层的平坦度已经成为挑战。特别地，化学机械抛光操作对平坦化下面的层已经起到重要的作用。

发明内容

本发明的实施例提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；在蚀刻所述衬底之后，在所述存储单元区域中形成存储单元结构和形成用于所述逻辑电路的栅极结构；在所述存储单元结构和所述栅极结构上方形成介电层；以及在所述介电层上执行平坦化操作，其中，在所述平坦化操作期间，平坦化所述存储单元结构的上部部分。

本发明的实施例还提供了一种制造半导体器件的方法，所述半导体器件包括在存储单元区域中形成的非易失性存储器和在外围区域中形成的逻辑电路，所述方法包括：在所述存储单元区域和所述外围区域中的衬底上方形成掩模层；在所述外围区域上方形成抗蚀剂掩模；通过使用所述抗蚀剂掩模作为蚀刻掩模，在所述存储单元区域中图案化所述掩模层；蚀刻所述存储单元区域中的衬底；蚀刻所述存储单元区域中的衬底之后，通过热氧化形成氧化物层；去除所述氧化物层和所述掩模层。

本发明的实施例还提供了一种半导体器件，包括：非易失性存储器，形成在衬底的存储单元区域中；以及逻辑电路，形成在所述衬底的外围区域中，其中：与所述外围区域中的衬底的器件形成表面相比，所述存储单元区域中的衬底的器件形成表面位于更低的水平面处，通过其中所述衬底的表面的水平面改变的过渡表面连接所述存储单元区域中的衬底的器件形成表面和所述外围区域中的衬底的器件形成表面，和所述过渡表面的宽度在从1nm至500nm的范围内。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1A和图1B示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。

图2A至图2D示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。

图3A至图3D示出了根据本公开的另一实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。

图4A至图6C示出了根据本公开的一个实施例示出的用于制造包括非易失性存储单元和外围器件的半导体器件的顺序工艺的示例性截面图。

具体实施方式