[发明专利]一种SHF波段微型四工器

权利要求书

1.一种SHF波段微型四工器，其特征在于：包括匹配电路（M）、并联谐振滤波器一（F1）、并联谐振滤波器二（F2）、并联谐振滤波器三（F3）和并联谐振滤波器四（F4）；并联谐振滤波器一（F1）、并联谐振滤波器二（F2）、并联谐振滤波器三（F3）、并联谐振滤波器四（F4）分别与匹配电路（M）连接。

2.根据权利要求1所述的SHF波段微型四工器，其特征在于：匹配电路（M）包括表面贴装的50欧姆阻抗输入端口（PIN）、输入匹配线（LIN）、输入匹配电感一（LMl）、输入匹配电感二（LM2）输入匹配电感三（LM3）、输入匹配电感四（LM4）、上接地板（SDM1）和下接地板（SDM2）；输入匹配线（LIN）包括开路主枝节、左侧枝节和右侧枝节，表面贴装的50欧姆阻抗输入端口（PIN）与输入匹配线（LIN）开路主枝节一端连接，开路主枝节另一端开路，左侧枝节一端与主枝节左侧连接，左侧枝节另一端同时与输入匹配电感一（LMl）的一端和输入匹配电感三（LM3）的一端连接，输入匹配电感一（LMl）的另一端与并联谐振滤波器一（F1）的输入引线（L1IN）连接，输入匹配电感三（LM3）的另一端与并联谐振滤波器三（F3）的输入引线（L3IN）连接，右侧枝节一端与主枝节右侧连接，右侧枝节另一端同时与输入匹配电感二（LM3）的一端和输入匹配电感四（LM4）的一端连接，输入匹配电感二（LM2）的另一端与并联谐振滤波器二（F2）的输入引线（L2IN）连接，输入匹配电感四（LM4）的另一端与并联谐振滤波器四（F4）的输入引线（L4IN）连接；上接地板（SDM1）同时与并联谐振滤波器一（F1）的上接地板（SD11）、并联谐振滤波器二（F2）的上接地板（SD21）、并联谐振滤波器三（F3）的上接地板（SD31）和并联谐振滤波器四（F4）的上接地板（SD41）连接；下接地板（SDM2）同时与并联谐振滤波器一（F1）的下接地板（SD12）、并联谐振滤波器二（F2）的下接地板（SD22）、并联谐振滤波器三（F3）的下接地板（SD32）和并联谐振滤波器四（F4）的下接地板（SD42）连接。

3.根据权利要求1或2所述的SHF波段微型四工器，其特征在于：并联谐振滤波器一（F1）包括表面贴装的50欧姆阻抗输出端口一（P1OUT）、输入引线（L1IN）、并联谐振单元一第一层带状线（L111）、并联谐振单元一第二层带状线（L112）、并联谐振单元一第三层带状线（L113）、并联谐振单元二第一层带状线（L121）、并联谐振单元二第二层带状线（L122）、并联谐振单元二第三层带状线（L123）、并联谐振单元三第一层带状线（L131）、并联谐振单元三第二层带状线（L132）、并联谐振单元三第三层带状线（L133）、并联谐振单元四第一层带状线（L141）、并联谐振单元四第二层带状线（L142）、并联谐振单元四第三层带状线（L143）、输出引线（L1OUT)、Z形级间交叉耦合带状线一（Z11）、Z形级间交叉耦合带状线二（Z12）、上接地板（SD11）、下接地板（SD12）、印地侧一（GND11）和印地侧二（GND12）；输入引线（L1IN）一端与匹配电路（M）的输入匹配电感一（LMl）一端连接，输入引线（L1IN）另一端与并联谐振单元四第二层带状线（L142）侧边连接，并联谐振单元四第二层带状线（L142）一端与印地侧二（GND12）连接，另一端开路，并联谐振单元四第一层带状线（L141）位于并联谐振单元四第二层带状线（L142）正上方，一端与印地侧一（GND11）连接，另一端开路，并联谐振单元四第三层带状线（L143）位于并联谐振单元四第二层带状线（L142）正下方，一端与印地侧一（GND11）连接，另一端开路；

并联谐振单元三第二层带状线（L132）一端与印地侧二（GND12）连接，另一端开路，并联谐振单元三第一层带状线（L131）位于并联谐振单元三第二层带状线（L132）正上方，一端与印地侧一（GND11）连接，另一端开路，并联谐振单元三第三层带状线（L133）位于并联谐振单元三第二层带状线（L132）正下方，一端与印地侧一（GND11）连接，另一端开路；并联谐振单元二第二层带状线（L122）一端与印地侧二（GND12）连接，另一端开路，并联谐振单元二第一层带状线（L121）位于并联谐振单元二第二层带状线（L122）正上方，一端与印地侧一（GND11）连接，另一端开路，并联谐振单元二第三层带状线（L123）位于并联谐振单元二第二层带状线（L122）正下方，一端与印地侧一（GND11）连接，另一端开路；并联谐振单元一第二层带状线（L112）一端与印地侧二（GND12）连接，另一端开路，并联谐振单元一第一层带状线（L111）位于并联谐振单元一第二层带状线（L112）正上方，一端与印地侧一（GND11）连接，另一端开路，并联谐振单元一第三层带状线（L113）位于并联谐振单元一第二层带状线（L112）正下方，一端与印地侧一（GND11）连接，另一端开路；Z形级间交叉耦合带状线一（Z11）位于四个并联谐振单元正上方，上接地板（SD11）下方，Z形级间交叉耦合带状线一（Z11）的两端分别与印地侧一（GND11）和印地侧二（GND12）连接；

Z形级间交叉耦合带状线二（Z12）位于四个并联谐振单元正下方，下接地板（SD12）上方，Z形级间交叉耦合带状线二（Z11）的两端分别与印地侧一（GND11）和印地侧二（GND12）连接；输出引线（L1OUT)一端与并联谐振单元一第二层带状线（L112）侧边连接，另一端与表面贴装的50欧姆阻抗输出端口一（P1OUT）连接，上接地板（SD11）、下接地板（SD12）均与印地侧一（GND21）、印地侧二（GND22）连接。