[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于包含：

基底层；

第1积层部，包含设置于所述基底层上且隔着第1绝缘体而积层的多个第1电极层；

第1柱状部，包含在所述第1积层部内于所述第1积层部的积层方向上延伸的第1半导体主体、及设置于所述第1半导体主体与所述第1电极层之间的第1电荷储存部；

第2积层部，包含设置在所述第1积层部上且隔着第2绝缘体而积层的多个第2电极层；

第2柱状部，包含在所述第2积层部内于所述第2积层部的积层方向上延伸的第2半导体主体、及设置于所述第2半导体主体与所述第2电极层之间的第2电荷储存部；

中间层，设置于所述第1积层部与所述第2积层部之间；及

接头部，设置于所述中间层中的所述第1柱状部与所述第2柱状部之间，具有比所述第1柱状部的直径及所述第2柱状部的直径更大的直径，且包含与所述第1半导体主体及所述第2半导体主体连续的中间半导体主体；且

所述第2柱状部的中心轴相对于所述第1柱状部的中心轴向沿所述基底层的表面的第1方向偏移，且

所述第1柱状部的上端的从所述第1柱状部的所述中心轴起沿所述第1方向的宽度大于所述第1柱状部的所述上端的从所述第1柱状部的所述中心轴起沿与所述第1方向相反的第2方向的宽度。

2.根据权利要求1所述的半导体装置，其特征在于：所述接头部的所述第1方向侧的侧壁与所述第1柱状部的所述第1方向侧的侧壁的阶差小于所述接头部的所述第2方向侧的侧壁与所述第1柱状部的所述第2方向侧的侧壁的阶差。

3.根据权利要求1所述的半导体装置，其特征在于：所述接头部的所述第2方向侧的侧壁的相对于所述第2柱状部的所述第2方向侧的侧壁向所述第2方向的位置偏移量大于所述接头部的所述第2方向侧的所述侧壁相对于所述第1柱状部的所述第2方向侧的侧壁向所述第2方向的位置偏移量。

4.根据权利要求1所述的半导体装置，其特征在于：所述中间层比一层所述第1电极层的厚度、及一层所述第2电极层的厚度更厚。

5.根据权利要求1所述的半导体装置，其特征在于：所述中间层为绝缘层。

6.根据权利要求1所述的半导体装置，其特征在于：所述第1绝缘体、所述第2绝缘体、及所述中间层为相同材料的层。

7.根据权利要求1所述的半导体装置，其特征在于：所述第1电荷储存部在所述第1积层部的积层方向上延伸，所述第2电荷储存部在所述第2积层部的积层方向上延伸，且

所述接头部包含与所述第1电荷储存部及所述第2电荷储存部连续的膜。

8.根据权利要求1所述的半导体装置，其特征在于：所述基底层具有导电性，且

所述第1半导体主体与所述基底层相接。

9.一种半导体装置的制造方法，其特征在于包含如下步骤：

在基底层上形成第1积层部，所述第1积层部具有包含交替积层的第1层及第2层的多个第1层及多个第2层；

在所述第1积层部上形成中间层；

在所述中间层及所述第1积层部形成第1空穴；

将所述第1空穴中的被所述中间层包围的接头区域的直径扩大；

在包含所述直径已扩大的接头区域的所述第1空穴内，形成牺牲层；

在所述中间层上及所述牺牲层上，形成第2积层部，所述第2积层部具有包含交替积层的第3层及第4层的多个第3层及多个第4层；

在所述第2积层部形成到达所述牺牲层的第2空穴，所述第2空穴的中心轴相对于所述第1空穴的中心轴向沿所述基底层的表面的第1方向偏移；

将所述牺牲层的至少一部分去除，使所述接头区域的所述第1方向侧的侧面与所述第1空穴的所述第1方向侧的侧面之间的阶差部露出；

对所述阶差部进行蚀刻；及

对所述阶差部进行蚀刻后，在所述第1空穴内、所述接头区域内、及所述第2空穴内形成柱状部。