[发明专利]半导体结构及虚拟图案布局的设计方法

说明书

本发明公开一种半导体结构及虚拟图案布局的设计方法，该半导体结构包括基底、多个虚拟导电结构与多个电阻元件。基底包括电阻区，且具有位于电阻区中的多个隔离结构与多个虚拟支撑图案。每个隔离结构位于相邻两个虚拟支撑图案之间。每个虚拟导电结构设置于每个隔离结构上且与两侧的虚拟支撑图案等距。电阻元件设置于虚拟导电结构上方且对准虚拟导电结构。该半导体结构可防止低图案密度区中的虚拟导电结构与密集区中的导电结构产生桥接。

技术领域

本发明涉及一种半导体结构及布局的设计方法，且特别是涉及一种具有虚拟图案的半导体结构及虚拟图案布局的设计方法。

背景技术

在半导体结构中具有图案密度较低的区域，在图案密度较低的区域(以下，称为低图案密度区)中通常会使用虚拟图案来补偿图案密度不足的部分。举例来说，在低图案密度区中，会在隔离结构上设置虚拟导电结构来补偿导电结构的图案密度不足的部分。

然而，当低图案密度区中的隔离结构发生碟陷现象(dishing)时，用于形成虚拟导电结构的导体材料会残留在低图案密度区中，而使得低图案密度区中的虚拟导电结构与密集区中的导电结构产生桥接，进而降低元件的电性效能。

发明内容

本发明提出一种半导体结构，其可防止低图案密度区中的虚拟导电结构与密集区中的导电结构产生桥接，进而可提升元件的电性效能。

本发明提出一种虚拟图案布局的设计方法，其可防止低图案密度区中的隔离结构发生碟陷现象。

本发明提供一种半导体结构，包括基底、多个虚拟导电结构与多个电阻元件。基底包括电阻区，且具有位于电阻区中的多个隔离结构与多个虚拟支撑图案。每个隔离结构位于相邻两个虚拟支撑图案之间。每个虚拟导电结构设置于每个隔离结构上且与两侧的虚拟支撑图案等距。电阻元件设置于虚拟导电结构上方且对准虚拟导电结构。

依照本发明的一实施例所述，在上述半导体结构中，虚拟支撑图案可为基底的一部分。

依照本发明的一实施例所述，在上述半导体结构中，虚拟支撑图案的顶部的宽度例如是小于相邻两个虚拟导电结构之间的距离。

依照本发明的一实施例所述，在上述半导体结构中，每个虚拟支撑图案例如是位于相邻两个虚拟导电结构之间的中央位置。

依照本发明的一实施例所述，在上述半导体结构中，隔离结构的顶部的宽度例如是大于虚拟导电结构的宽度。

依照本发明的一实施例所述，在上述半导体结构中，虚拟导电结构例如是虚拟金属栅极结构或虚拟接触窗。

依照本发明的一实施例所述，在上述半导体结构中，虚拟导电结构例如是位于隔离结构的中央位置。

依照本发明的一实施例所述，在上述半导体结构中，基底还包括密集区(denseregion)。密集区可位于电阻区的一侧或两侧。

依照本发明的一实施例所述，在上述半导体结构中，隔离结构还可设置于密集区中的基底中。

依照本发明的一实施例所述，在上述半导体结构中，还可包括至少一个主动区。主动区位于密集区中的相邻两个隔离结构之间。

依照本发明的一实施例所述，在上述半导体结构中，还可包括至少一个导电结构。导电结构设置在密集区中的相邻两个隔离结构之间的基底上。

依照本发明的一实施例所述，在上述半导体结构中，导电结构例如是金属栅极结构。

依照本发明的一实施例所述，在上述半导体结构中，电阻元件例如是高阻值电阻(high resistance resistor，HIR)。