[发明专利]一种高速信号转换电路

权利要求书

1.一种高速信号转换电路，包括发送仲裁模块，所述的发送仲裁模块分别连接高速信号接收通路、收发解析模块和发送通路；

其中，所述发送仲裁模块，用于根据需求，选通某一路或几路高速信号接收通路以接收通路高速信号，并送至一路或多路发送通路用于数据发送；

所述的收发解析模块，用于对传来的用户数据进行解析并存入所述的高速信号接收通路，以及将从所述高速信号接收通路中读取的数据以一定格式送入所述发送通路用于发送。

2.根据权利要求1所述的一种高速信号转换电路，其特征在于，所述的高速信号接收通路包括接收物理层，逻辑传输模块和收发缓冲模块，根据需求定制高速信号接收通路的数量和信号类型，以适应不同的系统需求；

其中，所述的接收物理层，以符合高速信号传输物理规范的介质及接口构成，用于接收物理层面的高速信号，并以一定形式接口接入所述逻辑传输模块；

所述的逻辑传输模块，用于接收所述接收物理层传来的高速信号，通过内部硬件电路进行一定形式的信号变化，转换为适合所述收发解析模块处理的总线信号；

所述的收发缓冲模块，用于缓存由所述逻辑传输模块传来的总线形式的高速信号，由所述发送仲裁模块选择其中一路或几路输出给后级模块。

3.根据权利要求1所述的一种高速信号转换电路，其特征在于，所述的发送通路包括逻辑传输模块和发送物理层，所述的发送物理层，以符合高速信号传输物理规范的介质及接口构成，用于接收所述逻辑传输模块送出的高速信号，并以一定格式发送至后级。

4.根据权利要求2所述的一种高速信号转换电路，其特征在于，所述的收发缓冲模块，可根据不同的高速信号通路类型，工作在多个时钟域下，将各个不同速率的高速信号分别进行存取，实现收发隔离。

5.根据权利要求1所述的一种高速信号转换电路，其特征在于，所述的发解析模块，包含对用户有效数据检测，对无效数据的剔除，根据数据长度信息对各通路有效数据的分包、组包的处理。