[发明专利]SRAM测试结构及其形成方法、测试电路及其测试方法

说明书

一种SRAM测试结构及其形成方法、测试电路及其测试方法，形成方法包括：形成横跨第一鳍部和第二鳍部的传输栅极结构和下拉栅极结构，传输栅极结构有相对的第一侧和第二侧，下拉栅极结构在传输栅极结构第一侧；形成第一源漏掺杂区和第二源漏掺杂区，第一源漏掺杂区位于传输栅极结构两侧第一鳍部中及下拉栅极结构两侧第一鳍部中，第二源漏掺杂区位于传输栅极结构两侧第二鳍部中及下拉栅极结构两侧第二鳍部中；在传输栅极结构第二侧的第一源漏掺杂区和第二源漏掺杂区上分别对应形成分立的第一位线结构层和第二位线结构层。能分别对传输栅极结构对应第一鳍部的阈值电压和对应第二鳍部的阈值电压进行测试，需要较少引线。

技术领域

本发明涉及半导体制造领域，尤其涉及一种SRAM测试结构及其形成方法、测试电路及其测试方法。

背景技术

随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。

基本的静态存储器(Static Random Access Memory,SRAM)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。

为了获得足够的抗干扰能力和读取稳定性，用于形成存储器的晶体管多为鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)。在FinFET晶体管中，栅极为覆盖鳍部三个表面的3D架构，可以大幅改善电路控制。FinFET在存储器中的应用可以提高存储器的数据存储稳定性和集成度。

为了表征静态存储器的电学性能，通常在器件区域形成静态存储器的同时，在测试区域形成对应的SRAM测试结构，SRAM测试结构的基本单元和静态存储器的基本单元相同。通过测试SRAM测试结构的电学性能来表征静态存储器的电学性能。

然而，现有技术中半导体测试结构不能同时达到：测试传输栅极结构对应第一鳍部的阈值电压和对应第二鳍部各自阈值电压进行测试，且减少引线。

发明内容

本发明解决的问题是提供一种SRAM测试结构及其形成方法、测试电路及其测试方法，能够分别对传输栅极结构对应第一鳍部的阈值电压和对应第二鳍部的阈值电压进行测试，且需要较少引线。

为解决上述问题，本发明提供一种SRAM测试结构的形成方法，包括：提供衬底，所述衬底包括相邻的第一区和第二区，衬底第一区上具有第一鳍部，衬底第二区上具有第二鳍部；在衬底上形成横跨第一鳍部和第二鳍部的传输栅极结构，传输栅极结构具有相对的第一侧和第二侧；在衬底上形成横跨第一鳍部和第二鳍部的下拉栅极结构，下拉栅极结构位于传输栅极结构的第一侧；形成第一源漏掺杂区，第一源漏掺杂区位于第一区传输栅极结构两侧的第一鳍部中、以及第一区下拉栅极结构两侧的第一鳍部中；形成第二源漏掺杂区，第二源漏掺杂区位于第二区传输栅极结构两侧的第二鳍部中、以及第二区下拉栅极结构两侧的第二鳍部中；在传输栅极结构第二侧的第一源漏掺杂区上形成与第一源漏掺杂区电学连接的第一位线结构层；在传输栅极结构第二侧的第二源漏掺杂区上形成与第二源漏掺杂区电学连接的第二位线结构层，第二位线结构层与第一位线结构层相互分立。

可选的，所述衬底还包括与第一区邻接的第三区，第一区位于第二区和第三区之间，衬底第三区上具有第三鳍部；所述SRAM测试结构的形成方法还包括：在形成第一源漏掺杂区和第二源漏掺杂区之前，在衬底上形成横跨第三鳍部且覆盖第三鳍部的部分顶部表面和部分侧壁表面的上拉栅极结构；在上拉栅极结构两侧的第三鳍部中形成第三源漏掺杂区；形成第一源漏掺杂区、第二源漏掺杂区和第三源漏掺杂区后，形成公共连接线，所述公共连接线位于传输栅极结构和下拉栅极结构之间的第一源漏掺杂区上、以及上拉栅极结构一侧的第三源漏掺杂区上。

可选的，所述公共连接线仅位于传输栅极结构和下拉栅极结构之间的第一源漏掺杂区上、以及上拉栅极结构一侧的第三源漏掺杂区上。