[发明专利]一种片上学习神经网络处理器

说明书

本发明公开了一种片上学习神经网络处理器包括数据接口模块、数据预处理模块、数据缓存区模块、神经元权值缓存区模块、随机初始化模块、神经运算单元模块、神经网络前向运算控制模块、激活函数模块、神经状态控制器模块、神经网络学习算法控制模块；神经状态控制器模块控制各单元模块协同工作进行神经网络学习与推理。本发明中的神经运算单元模块采用通用硬件加速运算设计，可编程控制神经网络运算类型及运算规模。设计中加入流水线技术，极大提高数据吞吐率与运算速度，并且重点优化神经运算单元的乘加单元，极大减小硬件面积。本发明对神经网络学习算法进行硬件映射，使得该神经网络处理器即能进行片上学习又能进行离线推理。

技术领域

本发明涉及集成电路领域及人工智能领域，具体地说，特别涉及一种片上 学习神经网络处理器。

背景技术

在机器学习和认知科学领域，人工神经网络(ANN)，简称神经网络或类 神经网络，是一种模仿生物神经网络(动物的中枢神经系统，特别是大脑)的结 构和功能的数学模型或计算模型，用于对函数进行估计或近似。人工神经网络 与生物神经网络的相似之处在于，它可以集体地、并行地计算函数的各个部 分，而不需要描述每一个单元的特定任务。

在目前互联网大数据背景下，基于人工神经网络(ANN)的类脑计算在大 数据处理、分析得到应用，人工智能取得了重大突破。Google的自动驾驶，百 度的“DeepSpeech2”语音识别系统，阿里巴巴的阿里云“ET”以及最近打败 柯洁的“Alpha Go”在人工智能领域上取得了令人瞩目的成果。

深度神经网络通过建立模型模拟人类大脑的神经连接结构，在处理图像、 声音和文本等信号时，通过多个变换阶段分层对数据特征进行描述。伴随神经 网络复杂度的不断提高，神经网络技术在实际应用过程中存在占用资源多、运 算速度慢、能量消耗大等问题，因此该技术在嵌入式设备或低开销数据中心等 领域应用时存在严重的能效问题和运算速度瓶颈。采用硬件加速替代传统软件 计算的方法成为了提高神经网络计算效率的一种行之有效方式。

现有的神经网络硬件加速主要通过图形处理单元(GPU)或者现场可编程 门阵列(FPGA)来实现。GPU作为底层平台，起到运算加速的作用，但是功 耗、成本与面积是制约它的主要因素。相比之下，FPGA可编程芯片或者是人 工神经网络专属芯片对于植入服务器以及编程环境、编程能力要求更高，还缺 乏通用的潜力，不适合普及。

为了解决上述功耗、成本与面积等问题，本发明提出一种片上学习神经网 络处理器专用集成电路(ASIC)，该芯片在同等的芯片面积下，相较于GPU或 FPGA降低了功耗和成本，并且提高了芯片的计算性能。该ASIC的实现使得低 功耗低成本高性能的在线学习人工智能芯片成为可能。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种片上学习神经网络处 理器。所述技术方案如下：

一方面，提供了一种片上学习神经网络处理器，包括：神经状态控制器模 块、数据接口模块、神经网络前向运算控制模块、神经网络学习算法控制模块、 神经运算单元模块、神经元权值缓存区模块、激活函数模块以及数据缓存区模 块连接；

所述神经状态控制器模块分别与所述数据接口模块、神经元权值缓存区模 块、神经网络前向运算控制模块、神经网络学习算法控制模块、激活函数模 块、数据缓存区模块连接，所述神经状态控制器模块控制数据接口模块进行数 据交互，并监控所述神经网络前向运算控制模块、神经网络学习算法控制模块 的工作状态，同时产生当前的神经工作状态，并控制所述神经运算单元模块、 神经网络前向运算控制模块、神经网络学习算法控制模块根据当前神经工作状 态进行同步工作。

可选地，还包括数据预处理模块；

所述数据预处理模块将神经网络输入、输出数据进行预处理；