[发明专利]一种静态哈夫曼并行全编码实现方法

说明书

一种静态哈夫曼并行全编码实现方法。在排序的同时得到对应权值的码长和编码值，并且在一个时钟周期内对所有变量进行编码，在排序结束的时候即可得到所有变量的码长和编码值。整个过程充分考虑FPGA的并行处理性，采用优化后的并行全比较算法，只需一个时钟周期便可得到所有变量权值的排序，该算法是基于序列中任意两个数并行比较实现，数据之间两两比较统一采用大于等于比较器，任意两个数之间只需要比较一次，这样两个数得到的比较结果互为相反数。开始为输入数据并统计权值的模块，输入结束后，再对输入的数据进行优化的并行全比较排序，在得到排序结果的同时对其进行编码。最后编码值的输出采用流水线的方式，可以使输出过程不间断。

技术领域

本发明涉及FPGA和数据、图像压缩技术，特别涉及一种基于FPGA的静态Huffman并行全编码方法。

背景技术

自从1952年，David A.Huffman在MIT攻读博士时提出了依据字符出现的概率来构造异字头的平均长度最短的码字，可称为最佳编码，一般称为静态Huffman编码。其步骤就是先通过比较权值逐步构建一棵静态Huffman树，再对该静态Huffman树进行编码、解码。一般静态Huffman编码都需要构建静态Huffman树，然后从根部一直到叶子逐一编码，这样的编码效率不仅很低，而且需要更多的硬件资源，且获得的时钟频率不高。

为了能够实现使用更少的硬件资源能达到更高的时钟频率，必须根据静态Huffman编码规范和结合FPGA实现的方式来设计新的静态Huffman编码方式。在诸多的尝试中，基于FPGA的静态Huffman并行全编码方法是一种重要的研究方法。

发明内容

本发明是针对静态Huffman编码中编码周期不固定，编码效率不高，硬件资源利用率有待降低以及最高时钟频率有待提高等问题，提出了基于FPGA的静态Huffman并行全编码方法，此方法在充分利用FPGA的并行性和流水线技术，在对权值进行排序的同时得到编码值，而且不管输入变量的权值如何变化，整个的编码过程都只需要固定的时钟周期。

本发明的技术方案为：

本发明根据静态Huffman编码规范以及FPGA的并行处理，核心排序算法采用是已有的并行全比较算法，但是在这个算法的基础上做优化处理，该算法一个时钟周期内能得到所有权值的比较值，其中比较值为‘0’或者为‘1’，假如权值A比权值B大，那么A比B的比较值为‘1’，B比A的比较值自然就可以根据A比B的比较值取反得到，即为‘0’，这样不需要多增加一个比较器就能得到B比A的比较值，这样可以只使用一半的大于等于比较器就能够得出所有的比较结果，这也是本发明创新点之一，根据此优化的并行全比较算法，不仅减少FPGA硬件资源的使用率，而且提高时钟频率，然后把每个权值与其他所有权值的比较值相加，得到一个相应的累加值，考虑到一旦需要比较的权值比较多，为了提高时序，每个权值的所有比较值分两次相加，用两个寄存器变量存放50％比较值的相加结果(称为半累加值)，然后下一个时钟周期再把这两个累加值相加得到一个完整的累加值(称为全累加值)，由于根据本发明优化的并行全比较算法每个权值的累加值各不相同，累加值的大小就代表该权值的大小，然后根据最小的两个累加值选出相应的两个最小权值，把他们的权值相加得到一个新的权值，同时对这两个最小权值进行编码，两者之中最小的那个权值编码0，次最小权值编码1，接着继续下一次的并行全比较、半累加值相加、全累加值相加、得到每个权值的排序结果、两个最小权值相加为一个新的权值，如此循环下去，直到循环第N-1次(假设总共有N个待比较的权值)，整个过程结束。此外，在进行两个最小权值相加为一个新的权值的时候，利用FPGA的并行处理功能，同时，对所有数据进行静态Huffman的编码，最后伴随着循环结束，所有数据的静态Huffman编码也随之结束；最后采用流水线技术，流水输出每个数据对应的Huffman编码值。

本发明需要充分利用FPGA的并行性，所有数据的权值在同一个时钟周期中进行比较，此外，所有数据也在同一个时钟周期中进行静态Huffman编码。