[发明专利]共用电极半导体封装结构

说明书

技术领域

本发明涉及半导体封装领域，尤其涉及一种共用电极半导体封装结构。

背景技术

随着科学技术的不断发展，半导体在汽车电子、工业测控、电源管理、消费类电子、无线通讯、有线通讯、计算机外设、医疗电子、军工航空航天和安全与身份识别等领域均有广泛运用，而半导体的使用也越来越趋向于小型化和集成化，现有的封装技术一般是通过表面贴装器件(Surface Mounted Devices，SMD)封装器件，而对POE/AC24V等三线电源口的通用防护方案为三颗SMD封装半导体芯片，但是这种方式具有占板面积大，方案成本高，贴片效率低下等缺点，不适合未来小型化的发展趋势。

发明内容

本发明的主要目的在于提出一种共用电极半导体封装结构，旨在解决现有技术中芯片封装占板面积大，方案成本高，贴片效率低下的技术问题。

为实现上述目的，本发明提供一种共用电极半导体封装结构，所述一种共用电极半导体封装结构，包括：

引线框架、公共电极端和芯片层；

所述公共电极端设置在所述芯片层的上方并且所述芯片层的上表面与所述公共电极端电连接；

所述引线框架设置在所述芯片层的下方并且所述芯片层的下表面与所述引线框架电连接。

进一步地，所述共用电极半导体封装结构还包括封装体，所述封装体设置在所述公共电极端上方，所述引线框架、所述公共电极端和所述芯片层均设置于所述封装体内。

进一步地，所述芯片层包括第一芯片子层，所述第一芯片子层包括：M个第一半导体芯片，M为正整数；

所述引线框架包括：与所述第一半导体芯片数量相同的引脚，各引脚与各第一半导体芯片一一对应且电连接。

进一步地，所述第一半导体芯片通过所述公共电极端实现相互连接，以使各第一半导体芯片具有一个共用电极。

进一步地，所述各第一半导体芯片的下表面贴装在所述各引脚上。

进一步地，所述芯片层还包括：第二芯片子层，所述第二芯片子层在所述第一芯片子层上方，所述第二芯片子层包括：第二半导体元器件和第一连接板；

所述第一连接板设置在所述第一芯片子层上方；

所述第一连接板的下表面与所述第一芯片子层的上表面电连接，所述第一连接板的上表面与所述第二半芯片子层的下表面电连接。

进一步地，所述第二芯片子层包括：与所述第一半导体芯片数量相同的第二半导体芯片；

所述第一连接板包括：与所述第二半导体芯片数量相同的连接片；

各第二半导体芯片通过所述第一连接板的连接片分别与所述各第一半导体芯片垂直互联。

进一步地，所述引线框架中同一边的所述各引脚的伸出方向平行，所述引线框架中不同边的所述各引脚的伸出方向相反。

进一步地，所述引线框架中所述各引脚的在所述封装体外的伸出部分均呈折弯状，且所述伸出部分处于同一平面上。

进一步地，所述引线框架中所述各引脚之间设置间隙或绝缘层实行电气绝缘隔离。

本发明通过利用公共电极端连接芯片层中的半导体芯片，使半导体芯片具有一个共用电极，从而实现了一颗元器件代替多颗元器件的方案，具有降低占板面积，提升贴片效率，降低生产成本，提高产品的集成度的优点。

附图说明

图1为本发明一种共用电极半导体封装结构第一实施例立体结构示意图；

图2为本发明一种共用电极半导体封装结构第一实施例二路防护电路图；

图3为本发明一种共用电极半导体封装结构第一实施例组装成品图；

图4为本发明一种共用电极半导体封装结构第二实施例立体结构示意图；

图5为本发明一种共用电极半导体封装结构第二实施例组装成品图；

图6为本发明一种共用电极半导体封装结构第三实施例立体结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本文中提及的方位词“上”、“下”、“上表面”和“下表面”等，仅参考附图的方向进行描述，是为了技术人员更好地了解本发明中的各个特征的位置关系，仅仅作为说明目的，而不能理解为对本发明的限制。

本文中提到的“第一”和“第二”均是为了方便描述而定义的，本领域技术人员也可以为它们定义其他的任何名称。