[发明专利]用于乘积码的软译码器参数优化

说明书

本发明公开了一种用于译码的设备。设备包括存储器以及联接至存储器的至少一个处理器。至少一个处理器被配置成获得对应于系统的一个或多个参数，确定对应于用于译码乘积码的自适应软译码过程的多个设置，其中多个设置基于一个或多个参数并利用网格来确定，并且通过对接收的码字执行自适应软译码过程来确定译码的码字，其中自适应软译码器利用确定的多个设置。

相关申请的交叉引用

本申请要求于于2016年8月11日提交的申请号为62/373,937的题目为“用于乘积码的软译码器参数优化(Soft Decoder Parameters Optimization For GeneralizedProduct Codes)”的美国临时申请以及2017年2月13日提交的申请号为15/431,554的题目为“用于乘积码的软译码器参数优化(Soft Decoder Parameter Optimization ForProduct Codes)”的美国申请的优先权，其两者转让给本文的受让人并且全部内容通过引用明确地并入本文。

技术领域

本公开总体涉及错误校正码，并且特别地涉及用于译码错误校正码的高效软判决译码器。

背景技术

对于数据存储应用，使用错误校正码(ECC)提供数据完整性是当务之急。在数据存储应用中，低密度奇偶校验检查码(LDPC)和博斯-乔德里-霍昆格姆(BCH)码最常用于ECC。最近已经提出使用用于存储应用的乘积码(例如，涡轮乘积码、通用乘积码等)。乘积码在硬件复杂性方面比LDPC码和BCH码有一些优势。然而，现有技术中存在提高这些码的软译码性能的需求。

发明内容

本公开描述用于译码乘积码的实施例。在示例中，设备部分地包括存储器以及联接至存储器的至少一个处理器。至少一个处理器被配置成获得对应于系统的一个或多个参数并且确定对应于用于译码乘积码的自适应软译码过程的多个设置。多个设置基于一个或多个参数并利用网格(trellis)来确定。处理器进一步被配置成通过对接收的码字执行自适应软译码过程来确定译码的码字，其中自适应软译码器利用确定的多个设置。

在一个实施例中，自适应软译码器包括Chase(L、S)译码器，其中L表示最低可靠位的最大数量，S表示每个翻转位序列中允许的位翻转的最大数量。

在一个实施例中，至少一个处理器进一步被配置成通过下列译码所接收的码字中的至少一个构成码字：利用用于第一组译码迭代的第一组译码器设置执行自适应软译码过程以生成第一码字，其中多个设置包括第一组译码器设置和第二组译码器设置，以及利用用于第二组译码迭代的第二组译码器设置对第一码字执行软译码过程以生成第二码字。第一组译码器设置中的值中的至少一个与第二组译码器设置中的其的对应值不同。处理器进一步被配置成基于第二码字更新至少一个构成码字。

在一个实施例中，网格包括多个状态和多个级，其中第一状态对应于第一组译码器设置且第二状态对应于第二组译码器设置，其中第一组译码器设置中的值中的至少一个与第二组译码器设置中的其的对应值不同。

在一个实施例中，至少一个处理器进一步被配置成生成对应于网格中的多个状态转换的多个路径度量，并且通过选择对应于最大路径度量的多个设置来确定对应于自适应译码器的多个设置。

在一个实施例中，至少一个处理器进一步被配置成基于校正的错误的数量并通过从网格中的第一状态转换至网格中的第二状态来确定对应于从第一状态至第二状态的转换的转换度量，其中第一状态对应于第一组译码器设置且第二状态对应于第二组译码器设置。

在一个实施例中，至少一个处理器进一步被配置成基于在对应于网格中的第二状态的软译码迭代时的失效的构成码字的数量来确定对应于从网格中的第一状态至第二状态的转换的转换度量，其中第一状态对应于第一组译码器设置且第二状态对应于第二组译码器设置。

在一个实施例中，乘积码是涡轮乘积码。在另一个实施例中，乘积码是通用乘积码。