[发明专利]一种固态硬盘RAID管理方法

说明书

本发明公开了一种固态硬盘RAID管理方法，其特征在于建立NAND最小并发单元的虚拟映射层，保持地址映射顺序分配规则；保证同一页序号所在的条带的Parity所对应的页最后分配获得地址空间，当获得Parity所对应的页最后分配获得地址空间时立即计算该条带的Parity,获得Parity马上触发die的并行写入操作。通过建立NAND最小并发单元的虚拟映射层，保持地址映射顺序分配规则，降低了PARITY的生成延迟，保障NAND的并发性操作，提升了SSD性能。

技术领域

本发明涉及固态硬盘控制技术，特别涉及一种固态硬盘RAID管理方法。

背景技术

图1是典型的NAND组成示意图：DIE，可独立并发操作的单元；Block,可独立擦除的单元，其内各个物理位置的数据写入后在下一次写之前必须要将整个Block擦除；Page，读写单元，同一物理块内的Page必需按顺序编程:0-1-2-3…。

图2是常规奇偶校验分布示例，假设该NAND为四个DIE,每个DIE 2个Plane,将Page号相同的页设置为一个条带Stripe，一个RAID 5条带包括7个有效数据页+1个奇偶校验页Parity。为保障Parity分布对于读性能的影响，需要周期性将Parity分布到不同Plane，Plane是一个存储矩阵，包含若干个Block。以Page 0组成的条带Stripe 0为例，Bank 0(DIE0,Plane 0)存放Parity数据，而其必需在处于同一条带的D0_1,D0_2….D0_7的数据确定之后才能生成。而在NAND内部，为了保障写入的带宽，需要遵守一些数据写入规则，以便实现DIE之间的写入并发。以图2为例，物理地址分配依次如下：

Bank 0(DIE 0/Plane0)→Bank 1(DIE 0/Plane1)→

Bank 2(DIE 1/Plane0)→Bank 3(DIE 1/Plane1)→

Bank 4(DIE 2/Plane0)→Bank 5(DIE 2/Plane1)→

Bank 6(DIE 3/Plane0)→Bank 7(DIE 3/Plane1)

但由于Parity生成规则，导致NAND控制器端数据准备好的次序如下：

Bank 1(DIE 0/Plane1)→

Bank 2(DIE 1/Plane0)→Bank 3(DIE 1/Plane1)→

Bank 4(DIE 2/Plane0)→Bank 5(DIE 2/Plane1)→

Bank 6(DIE 3/Plane0)→Bank 7(DIE 3/Plane1)→

Bank 0(DIE 0/Plane 0)

由于NAND特性，落在同一DIE不同Plane的操作可以并发操作。在如上序列中，DIE1/2/3的写操作可以并发完成，但对于DIE0，由于其Plane 0/1的数据Ready时间差距较远(可能远远超过Program时间)，所以不能实现操作并发。

图3是常规奇偶校验分布是NAND编程时序图，为NAND控制器端实际Program时间。可见，如果Parity数据生成存在延迟时,常规的每个Stripe可在一个时间片内可以完成的并发操作，被放大到需要2个时间片内才能完成。

发明内容

针对以上缺陷，本发明目的是如何克服由于Parity延迟引起的降低了NAND编程的并发操作的可能性，进而带来NAND性能降低的问题。