[发明专利]一种半导体存储器的晶体管结构及制作方法

权利要求书

1.一种半导体存储器的晶体管结构，其特征在于，包括：

半导体衬底，具有复数个有源区及隔离所述有源区的沟渠绝缘结构，每一有源区具有在所述半导体衬底上的第一接触区与第二接触区，所述半导体衬底在预定列方向设有复数个沟槽，贯穿在预定列方向上的所述有源区与所述沟渠绝缘结构，以分离所述有源区的所述第一接触区与所述第二接触区，其中所述沟槽在所述有源区的区段具有第一深度，所述沟槽在所述沟渠绝缘结构的区段具有第二深度，所述第一深度不相同于所述第二深度且不超过所述沟渠绝缘结构的第三深度；及

复数个沟槽导线，埋设于所述沟槽中，其中所述沟槽在所述有源区的区段底部为微沟渠结构，所述沟槽导线更填入所述微沟渠结构，以形成朝向所述半导体衬底内部的微鳍部栅极结构，并且所述微鳍部栅极结构与所述沟槽导线的主体为一体连接。

2.根据权利要求1所述的半导体存储器的晶体管结构，其特征在于：所述微沟渠结构包括平行于所述预定列方向的复数个并排的沟渠。

3.根据权利要求1所述的半导体存储器的晶体管结构，其特征在于：所述有源区的区段底部对应每一所述微沟渠结构的截面形状选自于圆弧形、V形、U形与不规则形之其中之一。

4.根据权利要求1所述的半导体存储器的晶体管结构，其特征在于：所述有源区的区段底部为刻蚀粗糙面。

5.根据权利要求1所述的半导体存储器的晶体管结构，其特征在于：所述沟槽导线与所述微鳍部栅极结构包括栅介质层和位于所述栅介质层上的栅电极层。

6.根据权利要求1所述的半导体存储器的晶体管结构，其特征在于：所述沟槽导线表面覆盖有绝缘层。

7.根据权利要求6所述的半导体存储器的晶体管结构，其特征在于：所述沟槽导线与所述微鳍部栅极结构包括栅介质层和位于所述栅介质层上的栅电极层，所述微沟渠结构的深度大于等于所述栅介质层的形成厚度且小于所述绝缘层的覆盖厚度。

8.根据权利要求1至7任一项所述的半导体存储器的晶体管结构，其特征在于：所述第二深度大于所述第一深度，用于增加所述沟槽导线在所述沟渠绝缘结构中的结构强度。

9.根据权利要求1至7任一项所述的半导体存储器的晶体管结构，其特征在于：所述第一深度大于所述第二深度，用于增加所述有源区沿着横切所述沟槽导线的主体与所述微鳍部栅极结构的沟道长度。

10.一种半导体存储器的晶体管结构的制作方法，其特征在于，所述方法包括以下步骤：

提供一半导体衬底，并在所述半导体衬底表面形成复数个有源区及隔离所述有源区的沟渠绝缘结构，每一有源区具有在所述半导体衬底上的第一接触区与第二接触区；

在所述半导体衬底上在预定列方向形成复数个沟槽，贯穿在预定列方向上的所述有源区与所述沟渠绝缘结构，以分离所述有源区的所述第一接触区与所述第二接触区，其中所述沟槽在所述有源区的区段具有第一深度，所述沟槽在所述沟渠绝缘结构的区段具有第二深度，所述第一深度不相同于所述第二深度且不超过所述沟渠绝缘结构的第三深度；及形成复数个沟槽导线，埋设于所述沟槽中，其中所述沟槽在所述有源区的区段底部为微沟渠结构，所述沟槽导线更填入所述微沟渠结构，以形成朝向所述半导体衬底内部的微鳍部栅极结构，并且所述微鳍部栅极结构与所述沟槽导线的主体为一体连接。

11.根据权利要求10所述的半导体存储器的晶体管结构的制作方法，其特征在于：所述微沟渠结构包括平行于所述预定列方向的复数个并排的沟渠。

12.根据权利要求10所述的半导体存储器的晶体管结构的制作方法，其特征在于：所述有源区的区段底部对应每一所述微沟渠结构的截面形状选自于圆弧形、V形、U形与不规则形之其中之一。

13.根据权利要求10所述的半导体存储器的晶体管结构的制作方法，其特征在于：所述有源区的区段底部为刻蚀粗糙面。

14.根据权利要求10所述的半导体存储器的晶体管结构的制作方法，其特征在于：在所述有源区上形成硬掩膜层，然后在所述硬掩膜层上形成图形化光阻层以定义所述沟槽在所述有源区的区段位置，并沿所述图形化光阻层向下刻蚀以形成所述沟槽在所述有源区的区段。