[发明专利]基于FPGA的控制系统实时仿真框架设计方法

权利要求书

1.一种基于FPGA的控制系统实时仿真框架设计方法，其特征在于：所述的基于FPGA的控制系统实时仿真框架设计方法包括按顺序进行的下列步骤：

第一步：在离线环境下，采用基于FPGA的控制系统基本元件对拟研究的电力系统的二次系统、分布式电源分别进行建模；

第二步：在离线环境下，利用图的连通性以及深度优先搜索算法，对上述分布式电源、二次系统模型进行拓扑识别，划分为N_c个控制子系统；

第三步：在离线环境下，确定上述N_c个控制子系统需要由电气系统读入的接口变量及个数N_i，以及需要向电气系统读出的接口变量及个数N_o；

第四步：在离线环境下，分别计算N_c个控制子系统进行一个时步解算所需的时钟周期数，根据FPGA的驱动时钟频率f以及各个控制子系统中的最长时钟周期数n_c，计算控制系统所对应的每一时步仿真所需的计算时间t_c，其中t_c＝n_c/f；

第五步：在离线环境下，设定控制系统实时仿真步长Δt；

第六步：在离线环境下，为N_c个控制子系统分配独立的FPGA硬件资源，同时根据上述选定的控制系统实时仿真步长Δt，计算N_c个控制子系统中各元件的具体仿真参数，并根据N_c个控制子系统中各元件的连接关系以及基于FPGA的控制系统元件输入输出模型，自动生成基于元件连接顺序进行求解的N_c个控制子系统求解模块；

第七步：在离线环境下，根据由电气系统读入的接口变量及个数N_i，以及需要向电气系统读出的接口变量及个数N_o，自动生成控制系统读入模块和控制系统输出模块；

第八步：在在线环境下，设置仿真时刻t＝0；

第九步：开始下一时步的仿真，令t＝t+Δt；

第十步：从控制系统读入模块的存储器RAM_i中以串行形式读出N_i个接口数据，分配给N_c个控制子系统求解模块；同时控制系统每个时钟周期均检测电气系统是否将N_o个接口数据传递过来，将传递过来的接口数据存入存储器RAM_i中；

第十一步：控制系统进行一个时步计算，对N_c个控制子系统进行仿真计算，求解出需要向电气系统读出的N_o个接口变量；其中N_c个控制子系统在基于FPGA的仿真框架中是通过分配独立的计算资源且并行求解的，并且控制系统求解时间由N_c个控制子系统中计算耗时最长者决定；

第十二步：将N_c个控制子系统求解出的N_o个接口变量按顺序组成串行数据流，并以串行的形式存入控制系统输出模块的存储器RAM_o中，由存储器RAM_o统一读出并存入电气系统的电力电子开关模块和电源模块的对应存储器中；

第十三步：判断仿真时间是否达到仿真终了时刻，如果达到仿真终了时刻，则仿真结束；否则返回第九步。

2.根据权利要求1所述的基于FPGA的控制系统实时仿真框架设计方法，其特征在于：在第十步中，所述的“从控制系统读入模块的存储器RAM_i中以串行形式读出N_i个接口数据，分配给N_c个控制子系统求解模块”和“每个时钟周期均检测电气系统是否将N_o个接口数据传递过来，将传递过来的接口数据存入存储器RAM_i中”这两个过程是完全独立的，并且能够并行进行。