[发明专利]用于非易失性存储器的非二进制编码

说明书

提供了用于在非易失性存储器设备中存储数据的数据存储系统和方法。接收用于存储在非易失性存储器设备中的二进制数据。将二进制数据转换为包含基为X的值的非二进制数据，其中X是大于2的整数。对非二进制数据编码以生成码字且将码字写入非易失性存储器设备的字线。

根据35U.S.C.§119(e)，本申请要求申请号为62/368,953，名称为“NON-BINARYLDPC FOR 3D-NAND AND OTHER NON-VOLATILE STORAGE(用于3D-NAND或其它非易失性存储器的非二进制低密度奇偶校验码)”、提交时间为2016年7月29日的美国临时申请的权益，其在此通过引用被并入本文。

技术领域

本公开涉及存储技术，特别涉及一种用于在非易失性存储器设备中存储数据的数据存储系统、方法及处理器可读介质。

背景技术

通过将闪存单元编程为对应于期望数据值的编程级别，来将数据存储在闪存中。由于闪存技术的提高，可用于独立闪存单元的编程级别的数量已经从2个编程级别(其可用于单级单元(Single Level Cell，SLC)NAND闪存，该单级单元(SLC)NAND闪存用于存储数据的1比特)增加。例如，多级单元(Multi Level Cell，MLC)NAND闪存在每个闪存单元中利用4个编程级别存储数据的2比特，三级单元(Trinary Level Cell，TLC)NAND闪存在每个闪存单元中利用8个编程级别存储数据的3比特，和四级单元(Quad Level Cell，QLC)NAND闪存在每个闪存单元中利用16个编程级别存储数据的4比特。由于诸如3D NAND闪存的更新的技术可以提供甚至更高的可编程级别数量，因此当前数据如何写入和从闪存中读取的二进制特性阻碍了闪存的性能。

发明内容

根据该主题技术的各方面，提供了一种方法，该方法包括接收用于存储在非易失性存储器设备中的二进制数据并将二进制数据转换为非二进制数据。该方法还包括将二进制数据编码以生成码字和将生成的码字写入非易失性存储器设备的字线(wordline)中。

根据该主题技术的各方面，提供了一种数据存储系统。该数据存储系统包括控制器和多个非易失性存储器设备。控制器被配置为接收用于存储在数据存储系统中的第一二进制数据和将该第一二进制数据的基为二的值转换为包含基为X的值的第一非二进制数据，其中X是大于2的整数。控制器还被配置为编码第一二进制数据以生成第一码字和将第一码字写入多个非易失性存储器设备中的第一非易失性存储器设备的字线中。

根据该主题技术的各方面，提供一种用指令编码的处理器可读介质，当指令由处理器执行时执行一种方法。该方法包括基于非易失性存储器设备的属性将非易失性存储器设备与值X相关联，其中X是大于2的整数。该方法还包括接收用于存储在非易失性存储器设备中的二进制数据和将二进制数据的基为二的值(base-two value)转换成包括基为X(base-X value)的值的非二进制数据。该方法还包括编码非二进制数据以生成码字且将码字写入非易失性存储器设备的字线中。

根据该主题技术的各方面，提供了一种包括非易失性存储器设备的数据存储系统。该数据存储系统还包括接收用于存储在非易失性存储器设备里的二进制数据的装置和将二进制数据的基为二的值转换成包括基为X的值的非二进制数据的装置，其中X是大于2的整数。该数据存储系统还包括编码非二进制数据以生成码字的装置和将码字写入非易失性存储器设备的字线的装置。

作为一种实施方式，该数据存储系统还包括：从所述非易失性存储器设备的字线读取所述码字的装置；解码所述码字以恢复所述非二进制数据的装置；以及将所述非二进制数据转换回所述二进制数据的装置。