[发明专利]存储器单元的高度上延伸的串的阵列及其形成方法

权利要求书

1.一种形成存储器单元的高度上延伸的串的阵列的方法，所述存储器单元个别地包括可编程电荷存储晶体管，所述方法包括：

形成包括不同组成的绝缘材料的垂直交替叠层的堆叠；

穿过所述交替叠层形成高度上延伸的沟道开口，并且穿过所述交替叠层形成高度上延伸的壁开口，所述壁开口与所述沟道开口的一行横向地间隔开且在所述沟道开口旁边沿着所述行水平地延伸；

将可编程电荷存储材料及半导电沟道材料形成到所述沟道开口中及形成到所述壁开口中，以针对所述高度上延伸的串中的个别者而在所述沟道开口中的个别者中形成包括所述半导电沟道材料及所述可编程电荷存储材料的高度上延伸的柱，且在所述壁开口中形成高度上延伸的壁，所述壁包括所述可编程电荷存储材料及所述半导电沟道材料且在所述沟道开口旁边沿着所述行水平地延伸，所述壁包括面向所述柱的第一侧及背对所述柱的与所述第一侧相对的第二侧；

在形成所述壁之后，在所述壁的所述第一侧上穿过不同组成的绝缘材料的所述交替叠层形成接达开口；

通过所述接达开口而各向同性地蚀刻所述不同组成的绝缘材料中的介于另一组成的绝缘材料的叠层之间的一种组成的绝缘材料，且在所述壁的所述第一侧上用所述存储器单元的控制栅极材料来替换所述一种绝缘材料，在所述各向同性蚀刻期间，所述壁限制蚀刻流体从所述壁的所述第一侧传递到所述壁的所述第二侧的横向通道；及

在所述壁的所述第二侧上穿过不同组成的绝缘材料的所述交替叠层设置高度上延伸的导电导通体。

2.根据权利要求1所述的方法，其包括形成所述壁开口及所述壁以在所述行中的所述沟道开口中的多者旁边沿着所述行延伸。

3.根据权利要求1所述的方法，其中所述沟道开口及所述壁开口各自使用单个掩蔽步骤来形成，所述沟道开口及所述壁开口的所述形成使用相同单个掩蔽步骤而同时发生。

4.根据权利要求1所述的方法，其包括同时将所述可编程电荷存储材料形成到所述沟道开口中及形成到所述壁开口中。

5.根据权利要求1所述的方法，其包括同时将所述半导电沟道材料形成到所述沟道开口中及形成到所述壁开口中。

6.根据权利要求1所述的方法，其中所述替换导致所述控制栅极材料的个别叠层在所述壁的所述第一侧上直接抵靠所述壁。

7.根据权利要求1所述的方法，其包括将隧道绝缘体及控制栅极阻挡绝缘体形成到所述沟道开口中及形成到所述壁开口中，所述壁包括所述隧道绝缘体及所述控制栅极阻挡绝缘体。

8.根据权利要求1所述的方法，其包括形成所述壁以包括可编程电荷存储材料及半导电沟道材料的横向外衬层以及包括电介质材料的中央芯。

9.根据权利要求1所述的方法，其中所述设置包括在所述蚀刻之前形成所述导电导通体。

10.根据权利要求1所述的方法，其中所述设置包括在所述蚀刻之后形成所述导电导通体。

11.根据权利要求1所述的方法，其中，

所述壁开口是第一壁开口且所述壁是第一壁；且

所述方法进一步包括：

形成高度上延伸的第二壁开口，所述可编程电荷存储材料及所述半导电沟道材料形成到所述高度上延伸的第二壁开口中以形成包括所述可编程电荷存储材料及所述半导电沟道材料的第二壁，所述第二壁开口及所述第二壁相对于所述第一壁开口及所述第一壁成角度。

12.根据权利要求1所述的方法，其中所述壁开口是第一壁开口且所述壁是第一壁；且

所述方法进一步包括：

形成至少一个额外壁开口，所述可编程电荷存储材料及所述半导电沟道材料形成到所述至少一个额外壁开口中以形成包括所述可编程电荷存储材料及所述半导电沟道材料的至少一个额外壁，所述至少一个额外壁与所述第一壁一起环绕并形成包括所述高度上延伸的导电导通体的岛。