[发明专利]固态储存装置的控制方法

说明书

一种固态储存装置的控制方法，包括下列步骤：检查一记忆胞阵列中的一区块；判断该区块的数据放置时间是否超过一临限时间；以及于确认该区块的数据放置时间超过该临限时间时，标记该区块或者刷新该区块中的数据。

技术领域

本发明涉及一种固态储存装置的控制方法，且特别涉及一种固态储存装置降低读取重试(read retry)的控制方法。

背景技术

众所周知，固态储存装置(solid state device)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬碟等等。一般来说，固态储存装置是由接口控制电路以及非挥发性记忆体(non-volatile memory)组合而成。再者，固态储存装置又可称为快闪记忆体(flashmemory)。

请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：接口控制电路101以及非挥发性记忆体105。其中，非挥发性记忆体105中更包含记忆胞阵列(memorycell array)109和阵列控制电路(array control circuit)111。再者，记忆胞阵列109由多个记忆胞(memory cell)所组成。一般而言，记忆胞阵列被划分成多个区块(block)，每个区块再分成多个页(page)。

固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线等等。再者，接口控制电路101经由一内部总线113连接至非挥发性记忆体105，用以根据主机14所发出的命令进一步操控阵列控制电路111，用以将主机14的写入数据存入记忆胞阵列109。或者，根据主机14所发出的命令进一步操控阵列控制电路111，使得阵列控制电路111由记忆胞阵列109中取得读取数据，经由接口控制电路101传递至主机14。

基本上，接口控制电路101中有一组预设读取电压组(default read voltageset)。于读取周期(read cycle)时，接口控制电路101，经由内部总线113，传送操作指令到非挥发性记忆体105内的阵列控制电路111，令其利用此预设读取电压组来判断非挥发性记忆体105中记忆胞阵列109之前所存入的数据成为读取数据。

再者，接口控制电路101中的错误校正码电路(简称ECC电路)104用来更正读取数据中的错误位元(error bits)，并且于更正完成后将正确的读取数据传递至主机14。另外，当ECC电路104无法成功地校正读取数据中所有的错误位元时，则无法输出正确的读取数据至主机14。此时，接口控制电路101另提供其他多组重试读取电压组(read retry voltageset)，使接口控制电路101采用重试读取电压组来对非挥发性记忆体105进行读取重试(read retry)。详细说明如下：

根据每个记忆胞所储存的数据量，可进一步区分为每个记忆胞储存一位元的单层记忆胞(Single-Level Cell，简称SLC记忆胞)、每个记忆胞储存二位元的多层记忆胞(Multi-Level Cell，简称MLC记忆胞)以及每个记忆胞储存三位元的三层记忆胞(Triple-Level Cell，简称TLC记忆胞)。因此，记忆胞阵列109可为SLC记忆胞阵列、MLC记忆胞阵列或者TLC记忆胞阵列。

在记忆胞阵列109里，每个记忆胞内皆包括一浮动栅晶体管(floating gatetransistor)，而阵列控制电路111可控制热载子(hot carrier)注入浮动栅极(floatinggate)的数量，即可控制浮动栅晶体管的储存状态。换言之，一个记忆胞内的浮动栅晶体管可记录二种储存状态即为SLC记忆胞；一个记忆胞内的浮动栅晶体管可记录四种储存状态即为MLC记忆胞；一个记忆胞内的浮动栅晶体管可记录八种储存状态即为TLC记忆胞。